半導體名詞解釋

依領域整理學習半導體時經常出現的基本名詞。輸入關鍵字即可篩選。

基礎

半導體物性這個領域的題目 →

功函數: 從真空能階到費米能階的能量差，是將電子從物質中取出所需的最小能量。左右金屬閘極的臨界電壓與蕭特基位障的高度。
本質載子濃度: 不含雜質的半導體中，因熱而產生的電子與電洞的密度(記為 ni)。在矽中室溫下約為 1×10¹⁰ cm⁻³，溫度上升時急遽增加。熱平衡時 n × p = ni² 成立。
有效質量: 將晶體中的電子或電洞視為對外力自由的粒子時所使用的表觀質量。由能帶的彎曲程度決定，越小，遷移率越容易變高。
受體: 從半導體接收電子而產生電洞的雜質。對矽而言，是硼(B)等 III 族元素，用來形成 p 型半導體。
施體: 對半導體提供電子的雜質。對矽而言，是磷(P)、砷(As)等 V 族元素，用來形成 n 型半導體。
能隙: 價電帶頂端與導電帶底端之間的能量差。矽在室溫下約為 1.12 eV。能隙越大，越耐高溫與高電壓。
費米能階: 電子佔據該能階的機率剛好為 1/2 的能量。n 型偏向導電帶側，p 型偏向價電帶側。
間接能隙: 導電帶底部與價電帶頂端的動量(波數)有偏移的能帶結構。躍遷需要聲子，因此不易發光。以矽與鍺為代表例。
愛因斯坦關係式: 連結載子擴散係數 D 與遷移率 μ 的關係式 D = μkT/q。表示遷移率越大的材料，越容易擴散。
準費米能階: 在因光照射或電流注入而偏離熱平衡的半導體中，為了分別表示電子密度與電洞密度而引入的費米能階。兩者差距越大，表示注入的載子越多。
電子親和力: 半導體的真空能階到導電帶底端之間的能量差。在考慮異質接面的能帶階差，或與金屬接觸的位障高度時使用。
歐傑復合: 電子與電洞復合時，將能量傳給另一個載子而不是以光釋出的過程。在載子濃度高時變得明顯，與高濃度層的生命期及 LED 的效率下降有關。
遷移率: 施加電場時載子移動的難易程度。在矽中，電子的遷移率比電洞大。
擴散長度: 少數載子在復合之前藉由擴散前進的平均距離。由擴散係數 D 與生命期 τ 以 L = √(Dτ) 表示。與太陽能電池及受光元件的效率密切相關。
簡併半導體: 雜質濃度非常高，費米能階進入導電帶或價電帶之中的半導體。呈現接近金屬的性質，用於穿隧二極體與低電阻接觸。
SRH 復合(蕭克萊-里德-霍爾復合): 電子與電洞經由禁帶中產生的深能階(陷阱)而復合的過程。主要決定矽中少數載子的生命期，會因金屬汙染或晶體缺陷而加快。

PN接面與二極體這個領域的題目 →

內建電位: PN 接面的空乏層中，即使不從外部施加電壓也存在的電位差。在矽中約為 0.6〜0.8 V，成為阻止載子擴散的位障。
空乏層: PN 接面邊界附近幾乎不存在載子的區域。施加逆向偏壓時會變寬。
穿隧二極體(江崎二極體): 兩側為非常高濃度的 PN 接面，因穿隧效應而在順向出現負電阻區域的二極體。1957 年由江崎玲於奈發現。
逆向恢復時間: 對原本導通的二極體施加逆向電壓時，在累積的少數載子消失之前，逆向電流持續流動的時間。是切換損耗與雜訊的成因。
接面電容(空乏層電容): PN 接面的空乏層如同平行板電容器般作用而產生的電容。逆向偏壓增大時空乏層變寬，電容變小。變容二極體即利用此性質。
理想因子: 二極體電流公式 I ∝ exp(qV/nkT) 中的 n。擴散電流占主導時為 1，空乏層內的復合電流占主導時趨近 2，是接面品質的指標。
累增崩潰: 在逆向強電場中被加速的載子撞擊原子而產生新的載子，這些載子連鎖增加而使大電流流動的現象。
順向偏壓: 對 p 側施加正電壓、對 n 側施加負電壓。位障降低，電流容易流動。反過來施加則為逆向偏壓，幾乎沒有電流流動。
導電度調變: 大量少數載子被注入低濃度層，使該層電阻大幅下降的現象。在 PIN 二極體與 IGBT 中，用來同時達成高耐壓與低導通電壓。
歐姆接觸: 與電流方向無關、電阻小，且電流與電壓成正比的金屬與半導體接觸。將半導體表面高濃度摻雜，使位障容易被穿隧通過而製成。
稽納二極體: 利用逆向崩潰電壓幾乎維持固定的特性來獲得定電壓的二極體。
蕭特基位障二極體: 利用金屬與半導體的接面(蕭特基接面)的二極體。順向電壓低，且沒有少數載子的累積，因此能高速切換。
擴散電容: 在順向偏壓的 PN 接面中，因注入的少數載子累積在中性區而產生的電容。隨順向電流成正比增大，限制高速動作。

雙載子電晶體這個領域的題目 →

厄利效應: 集極電壓上升時，基極-集極間的空乏層變寬，使有效基極寬度變窄，集極電流略為增加的現象。
主動區: 基極-射極間為順向偏壓、基極-集極間為逆向偏壓的狀態。流過與基極電流成正比的集極電流，用於放大。
交越失真: 在 B 類推挽放大電路中，負責正、負半週期的電晶體切換的 0 V 附近，因兩者都不導通而產生的失真。可藉由流過少許偏壓電流的 AB 類來減輕。
共射極電路: 以射極作為輸入與輸出共用端子的放大電路。可同時得到電流增益與電壓增益，是最常使用的電路。
米勒效應: 反相放大電路的輸入與輸出之間的電容，從輸入側看來變成(1 + 增益)倍大的效應。會使共射極與共源極電路的高頻特性變差。
射極隨耦器: 共集極的放大電路。電壓增益約為 1，但輸入阻抗高、輸出阻抗低，因此用作不衰減訊號即可驅動下一級的緩衝器。
達靈頓連接: 將第一個電晶體的射極電流送入第二個電晶體基極的連接方式。整體電流增益約為各自增益的乘積，能以小的基極電流控制大電流。
電流增益(hFE): 雙載子電晶體的集極電流與基極電流之比(IC/IB)。
電流鏡電路: 使用兩個特性相符的電晶體，讓與流經其中一個的電流相同(或成固定比例)的電流流經另一個的電路。廣泛用於類比 IC 的偏壓電流源與主動負載。
飽和區: 雙載子電晶體的基極-射極接面與基極-集極接面都處於順向偏壓的狀態。集極-射極間電壓降到約 0.1〜0.3 V，相當於開關導通。
截止區: 雙載子電晶體的兩個接面都處於逆向偏壓，集極電流幾乎不流動的狀態。相當於開關關閉。
轉換頻率: 共射極電流增益降到 1 的頻率，記為 fT。是電晶體高頻性能的代表性指標。
HBT(異質接面雙載子電晶體): 射極與基極使用能隙不同材料的雙載子電晶體。有 SiGe、GaAs 系等，用於高頻放大器。

MOSFET這個領域的題目 →

反轉層: 因閘極電壓使與原本型態相反的載子聚集在半導體表面而形成的層。成為 MOSFET 的通道。
平帶電壓: MOS 結構中，半導體表面的能帶不彎曲而變平時的閘極電壓。由閘極與基板的功函數差，以及氧化膜中的電荷決定，是構成臨界電壓的要素之一。
次臨界擺幅: 在臨界電壓以下，使汲極電流改變 10 倍所需的閘極電壓。室溫下的理論下限約為 60 mV/decade，越小則導通與關閉的切換越陡峭。
基板偏壓效應: 在源極與基板(本體)之間施加逆向偏壓時，空乏層的電荷增加而使臨界電壓上升的現象。也稱為本體效應。有時也用於調整臨界電壓。
貫穿(Punch-through): 源極與汲極的空乏層相連，流過閘極無法控制之電流的現象。通道太短或基板濃度太低時會發生。
貫穿電流: CMOS 電路中，輸入切換的過程裡，pMOS 與 nMOS 同時導通的短暫期間，從電源流向接地的電流。也稱為短路電流，是消耗功率的一部分。
通道長度調變: 處於飽和區的 MOSFET 中，提高汲極電壓時夾止點移向源極側，有效通道長度縮短，使汲極電流略為增加的現象。使輸出電阻成為有限值。
速度飽和: 在強電場下，載子的漂移速度不與電場成正比，而在約 1×10⁷ cm/s 達到上限的現象。在短通道 MOSFET 中，是汲極電流小於平方律的原因。
短通道效應: 閘極長度變短時，受汲極電場影響，臨界電壓下降、關閉時的漏電流增加的現象。
傳輸閘: 將 nMOS 與 pMOS 並聯連接的類比開關。由於 nMOS 擅長傳遞 0、pMOS 擅長傳遞 1，因此兩種值都能在不降低電壓的情況下傳遞。
臨界電壓: MOSFET 中形成通道(反轉層)而開始有電流流動的閘極電壓。記為 Vth。
轉導: 汲極電流變化相對於閘極電壓變化的比例，記為 gm。表示電晶體的放大能力，放大電路的增益大致由 gm 與負載電阻的乘積決定。
CMOS: 將 nMOS 與 pMOS 互補組合的電路方式。穩態時幾乎沒有貫穿電流，消耗功率小。
DIBL(汲極引發位障降低): 為 Drain Induced Barrier Lowering 的縮寫。在短通道 MOSFET 中，汲極電壓越高，源極側的位障越降低，使臨界電壓下降的現象。會增加關閉時的漏電流。
GIDL(閘極引發汲極漏電): 因閘極與汲極重疊部分的強電場而流過帶間穿隧電流，使關閉時漏電流增加的現象。在 DRAM 的資料保持等方面成為問題。
LDD 結構: 為 Lightly Doped Drain 的縮寫。僅降低汲極靠閘極側末端的雜質濃度以緩和電場，抑制熱載子所造成劣化的結構。

邏輯電路這個領域的題目 →

二補數: 表示負整數的常用二進位表示法。將位元反轉再加 1，符號就會相反。n 位元可表示 −2ⁿ⁻¹ 到 2ⁿ⁻¹ − 1，加法電路可直接用於減法。
三態緩衝器: 除了 0 與 1 之外，還可呈現輸出被切離的高阻抗狀態的緩衝器。當多個電路共用 1 條匯流排時，可防止輸出衝突。
卡諾圖: 將邏輯函數的真值表排列成相鄰方格只有 1 位元不同的圖。把 1 的方格圈在一起，即可目視簡化邏輯式。
正反器: 保存 1 位元資訊的循序電路基本元件。D 型會在時脈的邊緣擷取輸入。
全加器: 將兩個位元與來自低位的進位共 3 個輸入相加，輸出和與往高位的進位的電路。沒有進位輸入的稱為半加器。串聯連接即成為多位元加法器。
多工器: 依選擇訊號，從多個輸入中選出 1 個輸出的電路。也稱為選擇器。反過來將 1 個輸入分配到多個輸出之一的電路稱為解多工器。
亞穩態: 正反器未遵守設定時間或保持時間時，輸出在一段時間內既不是 0 也不是 1 而無法確定的狀態。對於非同步訊號，以兩級正反器同步化來因應。
保持時間: 正反器中，在時脈有效邊緣之後，資料輸入必須維持不變的最短時間。違反時即使降低時脈頻率也無法修正，因此以追加延遲來因應。
突波(Glitch): 因各訊號路徑的延遲差異等，而在輸出上瞬間出現的多餘脈衝。在組合電路中也稱為危障(hazard)，在 DA 轉換器中則於代碼切換時產生。
時脈偏斜: 同一個時脈訊號到達各個正反器的時間差異。由於會改變設定與保持的餘裕，因此在時脈樹合成時將其壓低。
格雷碼: 相鄰的值之間只有 1 個位元改變的編碼。用於旋轉編碼器，以及在不同時脈之間傳遞計數值時防止讀取錯誤。
真值表: 列出所有輸入組合所對應輸出的表。用來表示邏輯電路的動作。
移位暫存器: 將正反器串聯連接，每個時脈使資料向相鄰位置移動 1 位元的電路。用於串列與並列資料的轉換，以及掃描測試的鏈。
笛摩根定理: 「A 且 B 的否定，等於 A 的否定或 B 的否定」「A 或 B 的否定，等於 A 的否定且 B 的否定」的邏輯式轉換規則。
組合電路: 輸出僅由當下輸入決定的邏輯電路。例如加法器、多工器、解碼器等。
設定時間: 正反器中，在時脈有效邊緣之前，必須先確定資料輸入的最短時間。無法滿足的路徑會限制電路的最高動作頻率。
循序電路: 以正反器等記憶狀態，輸出由輸入與過去狀態兩者共同決定的邏輯電路。例如計數器、暫存器等。
解碼器: 依 n 位元的輸入，僅使 2ⁿ 條輸出中的 1 條有效的電路。用於從記憶體位址選擇要讀寫的列。作用相反的電路是編碼器。

類比與電子電路這個領域的題目 →

1/f 雜訊(閃爍雜訊): 頻率越低越大的雜訊。在 MOSFET 中，因與閘極絕緣膜的界面陷阱捕捉並釋放載子而產生，在低頻類比電路中成為問題。
比較器: 比較兩個輸入電壓的大小，並以 H 或 L 的二值輸出結果的電路。也是 AD 轉換器的基本構成要素。
施密特觸發器: 輸入上升時與下降時的臨界值不同(具有遲滯)的電路。即使是緩慢變化或夾雜雜訊的訊號，輸出也不會抖動。
相位邊限: 在負回授迴路的增益為 1(0 dB)的頻率上，相位延遲到達 180° 之前的餘裕。太小則響應容易振盪，在 0 以下則會振盪。一般以 45〜60° 以上為目標。
負回授: 將輸出的一部分以相反極性回送到輸入。增益會下降，但增益更穩定，失真與頻寬獲得改善。
差動放大電路: 放大兩個輸入之差，並抵消兩者共有成分(雜訊等)的電路。用於運算放大器的輸入級。
時間常數: 表示 RC 電路等階躍響應快慢的量，在 RC 電路中為 τ = RC。經過 τ 的時間會達到最終值的約 63%，約 5τ 時大致穩定。
能隙參考電壓電路: 將隨溫度下降的二極體電壓與隨溫度上升的電壓相加，產生不易受溫度影響的約 1.2 V 參考電壓的電路。廣泛用作 ADC 與電源 IC 的參考。
迴轉率: 運算放大器輸出電壓能變化的最大速度，以 V/µs 表示。對於大振幅的高頻訊號，若此值不足，波形會失真。
虛擬短路: 在施加負回授的理想運算放大器中，兩個輸入端子電壓幾乎相等的性質。雖然沒有電流流動，卻可視為短路，因此能簡單求出放大電路的增益。
運算放大器: 具有差動輸入與高增益的放大器。施加負回授後，用於放大電路與濾波器等。
電壓隨耦器: 將輸出直接連接到反相輸入、增益為 1 的運算放大器電路。輸入阻抗高、輸出阻抗低，因此用作緩衝器。
截止頻率: 濾波器或放大器的輸出從通帶下降 3 dB(約 0.707 倍)的頻率。在 RC 電路中為 1/(2πRC)。
儀表放大器: 由 3 個運算放大器等構成，輸入阻抗高且 CMRR 大的差動放大器。用於高精度放大來自感測器的微小差動訊號。
增益頻寬積(GBW): 運算放大器的增益與頻寬的乘積，是大致固定的值。例如 GBW 為 1 MHz 時，增益 10 倍的電路頻寬約為 100 kHz。
熱雜訊(強森雜訊): 因電阻中電子的熱運動而產生的雜訊。電壓的均方值為 4kTRΔf，與溫度、電阻值、頻寬成正比。
轉阻放大器: 將輸入電流轉換為電壓的放大電路。把電流送入運算放大器的反相輸入，以回授電阻轉換為電壓。用於讀出光二極體的訊號。
CMRR(共模訊號拒斥比): 在差動放大電路中，差動訊號的增益與同樣加在兩個輸入上的共模訊號增益之比。越大，越能去除配線上的共同雜訊。
LDO: 為 Low Drop-Out 的縮寫，指即使輸入與輸出的電壓差很小也能動作的線性穩壓器。雜訊少，但電壓差乘以電流的部分會以熱的形式損失。
PLL(鎖相迴路): 偵測與參考時脈的相位差並控制振盪器，產生與參考同步、頻率為整數倍等的時脈的電路。用於 CPU 的時脈產生與無線的頻率合成。
PSRR(電源電壓變動拒斥比): 表示電源電壓的變動有多難傳遞到電路輸出的指標。越大，越能抵抗電源雜訊。

AD/DA轉換這個領域的題目 →

失碼: 即使改變輸入，AD轉換器的某個輸出代碼卻一次也不會出現的缺陷。在DNL達到−1 LSB時發生。
快閃式ADC: 並排大量比較器，一次比較輸入的最高速AD轉換器。N位元需要 2ᴺ − 1 個比較器，提高解析度時電路會急劇變大。
抖動(Jitter): 時脈或訊號邊緣的時序相對於理想值的細微時間性波動。取樣高頻訊號時，即使微小的抖動也會造成很大的電壓誤差。
取樣定理: 以高於訊號所含最高頻率兩倍的頻率進行取樣，就能還原原始訊號的定理。也稱為奈奎斯特–香農取樣定理。
取樣保持電路: 在某個瞬間取入輸入訊號的電壓(取樣)，並在AD轉換結束前將該值保持固定(保持)的電路。由開關與電容構成。
奈奎斯特頻率: 取樣頻率一半的頻率。對超過此頻率的成分進行取樣時，會呈現為較低頻率的訊號(混疊)。
混疊: 超過取樣頻率一半的成分，被錯誤地呈現為較低頻率成分的現象。在AD轉換之前以低通濾波器防止。
逐次逼近式ADC: 使用內部的DAC與比較器，從高位元開始每次決定一個位元的ADC。速度、精度與耗電量的平衡良好。
量化誤差: 將連續的類比值四捨五入為有限位元數的數位值時產生的誤差。最大為1 LSB的一半。
過取樣: 以遠高於訊號所需頻率(奈奎斯特頻率的2倍)的頻率進行取樣。可將量化雜訊分散到寬廣的頻帶，減少訊號頻帶內的雜訊。是ΔΣ式ADC的基礎。
管線式ADC: 將轉換分成多個級，每一級決定數個位元，並把剩餘的誤差送往下一級，如同流水線作業的AD轉換器。兼顧高速與中至高解析度。
雜訊整形: 利用回授迴路將量化雜訊推向高頻側，減少訊號頻帶內雜訊的技術。在ΔΣ式ADC中與過取樣組合，以獲得高解析度。
DNL(微分非線性): 表示AD轉換器相鄰代碼之間的階距，偏離理想1 LSB多少的誤差。達到−1 LSB時就會出現失碼。
ENOB(有效位元數): 將實際AD轉換器包含雜訊與失真的性能(SINAD)，換算成理想ADC位元數的值。即使是12位元的ADC，ENOB只有約10位元也不罕見。
INL(積分非線性): AD轉換器或DA轉換器的實際輸入輸出特性，偏離理想直線的最大值。相當於DNL的累積。
R-2R梯形DAC: 只將R與2R兩種電阻排成梯狀的DA轉換器。所需電阻種類少，即使增加位元數，電阻值的比也不會變大。
ΔΣ式ADC: 以高頻率進行過取樣，將量化雜訊推向高頻後再去除的ADC。用於聲音與量測等高解析度的應用。

元件

DRAM這個領域的題目 →

1T1C 單元: 以 1 個電晶體與 1 個電容儲存 1 位元的 DRAM 記憶單元。以電容有無電荷表示 0 與 1。
冗餘修復: 將含有記憶體不良單元的列或行，更換為預先準備的備用列或行而成為良品的技術。以測試找出不良位置，再用熔絲等切換。可大幅提高良率。
列鎚攻擊(Rowhammer): 在 DRAM 中短時間內多次啟動同一列時，相鄰列的單元電荷流失而使資料翻轉的現象。可能被惡意用於資安攻擊，因此在 DRAM 端與記憶體控制器端都有採取對策。
字元線: 連接到記憶單元電晶體的閘極，用來選擇要讀寫之列的配線。
位元線: 用來讀寫記憶單元資料的配線。在 DRAM 中，由感測放大器放大單元電荷所造成的位元線微小電位變化。
更新(Refresh): 在 DRAM 電容的電荷因漏電而消失之前，定期讀出資料並重新寫入的動作。
記憶體庫(Bank): 將 DRAM 內部分成數個可獨立動作的區塊。藉由讓不同記憶體庫的啟動與讀寫重疊進行，提高實質的存取性能。
記憶體牆: 記憶體頻寬與延遲的改善跟不上處理器運算性能的提升，使整體性能受限的問題。以 HBM、快取容量增大、先進封裝等來因應。
感測放大器: 放大從記憶單元讀出的微小電壓差，判定為 0 或 1 的電路。
預充電: 在記憶體讀出之前，預先將位元線充電至既定電位(DRAM 中為電源電壓的一半等)的動作。在 DRAM 中，也指關閉原本開啟的列、準備啟動下一列的操作。
CAS 延遲: 在 DRAM 中，從指定行位址的讀取指令到資料輸出為止的時脈數。簡稱 CL。數值越小，響應越快。
DDR SDRAM: 在時脈的上升與下降兩個邊緣都傳輸資料的同步式 DRAM。歷經 DDR4、DDR5 等世代而不斷提高傳輸速度。是個人電腦與伺服器主記憶體的標準。
DIMM: 將多顆 DRAM 晶片裝在小型基板上，可插入個人電腦與伺服器插槽的記憶體模組。
ECC(錯誤更正碼): 在資料中附加冗餘位元，於讀出時偵測並更正錯誤位元的機制。用於伺服器用記憶體、快閃記憶體，以及 DDR5 的晶片內部等。
LPDDR: 為 Low Power DDR 的縮寫。針對智慧型手機與筆記型電腦，強化低電源電壓與省電功能的 DRAM 規格。

SRAM與快閃記憶體這個領域的題目 →

3D NAND: 將 NAND 快閃記憶體的記憶單元在垂直方向堆疊許多層以達成大容量。為突破平面微縮的極限而導入，堆疊層數已達 200 層以上。
6T SRAM 單元: 由交叉耦合的兩個反相器(4 個電晶體)與 2 個存取用電晶體所構成的 SRAM 記憶單元。
垃圾回收: 在 SSD 中，從含有無效資料的區塊中只把有效資料搬移到其他位置，再抹除該區塊以產生可用空間的處理。
非揮發性記憶體: 關閉電源後所記憶的資料也不會消失的記憶體。例如快閃記憶體與 MRAM 等。DRAM 與 SRAM 則是揮發性。
浮動閘極: 快閃記憶體單元中，周圍被絕緣膜包圍的電極。在此儲存電子後，電晶體的臨界電壓會改變，即使關閉電源資料也得以保持。
損耗平均: 為避免快閃記憶體的覆寫集中在特定區塊，而分散寫入位置以延長壽命的技術。
電荷捕捉型單元: 取代浮動閘極，將電子儲存在氮化矽膜等絕緣膜中陷阱裡的快閃記憶體單元。主要用於 3D NAND。
寫入放大: 因垃圾回收等原因，實際寫入快閃記憶體的資料量大於主機所寫入資料量的現象。越大，SSD 的壽命越短。
讀取干擾: 在 NAND 快閃記憶體中，反覆讀取同一區塊的過程中，連未讀取的單元也會受到微弱電壓，使臨界電壓逐漸改變的現象。
FN 穿隧電流(富勒-諾德海姆): 施加強電場時，電子藉由穿隧效應穿過薄絕緣膜的三角形位障而流動的電流。用於 NAND 快閃記憶體的寫入與抹除。
NAND 型快閃記憶體: 記憶單元以串聯方式連接的非揮發性記憶體。容易高密度、大容量化，用於 SSD 與記憶卡。
NOR 型快閃記憶體: 單元以並聯方式連接的快閃記憶體。隨機讀取速度快，用於儲存微控制器的程式等。
NVMe: 用於高速操作以 PCI Express 連接之 SSD 的介面規格。可平行處理大量指令，延遲比為 HDD 設計的 SATA 更小。
SLC(單階儲存單元): 在快閃記憶體的 1 個單元中記憶 1 位元的方式。由於臨界電壓的狀態只有 2 種，比多值方式更快，可覆寫次數也更多。
TLC(三階儲存單元): 在快閃記憶體的 1 個單元中記憶 3 位元的方式。必須區分 8 種臨界電壓狀態，每容量成本降低，但可覆寫次數變少。1 個單元 4 位元的是 QLC。
TRIM: 由作業系統通知 SSD 已刪除檔案所在區域的指令。SSD 因而能掌握不再需要的資料，使垃圾回收的效率提高。

新世代記憶體這個領域的題目 →

3D XPoint: 由 Intel 與 Micron 共同開發的交叉點型非揮發性記憶體。堆疊相變材料與 OTS 選擇器，以「Optane」之名販售，但在 2022 年宣布終止該事業。
交叉點型記憶體: 在縱橫配線的交點處放置記憶元件的結構之記憶體。可達到高密度，但為防止電流繞入未被選擇的單元，須在記憶元件上串聯選擇器(選擇元件)。
記憶體內運算: 在記憶體陣列中進行乘加運算等計算，以減少記憶體與處理器之間資料搬移的想法。將電阻變化元件等用於 AI 推論處理的研究正在進展。
硫族化合物: 含有硫、硒、碲等 16 族元素的化合物。用於相變記憶體的記錄材料(GST 等)，以及在某個電壓下會突然導通的選擇器(OTS)。
電鑄(Forming): ReRAM 製造後，首先施加較高電壓，形成作為電阻變化起點的導電絲的初始化步驟。
磁性穿隧接面(MTJ): 以兩層磁性層夾住薄絕緣膜的結構。兩層磁化方向一致時電阻低，方向相反時電阻高。是 MRAM 的記憶元件。
儲存級記憶體: 以填補 DRAM 與 NAND 快閃記憶體之間在速度、容量、成本上的差距為目標的非揮發性記憶體。使用 3D XPoint 的產品曾是代表例。
FeFET(鐵電電晶體): 閘極絕緣膜使用鐵電體的電晶體。由於極化方向會改變臨界電壓，僅用 1 個電晶體即可非揮發性地記憶，且能非破壞性讀出。
FeRAM(鐵電記憶體): 利用鐵電體的極化方向來儲存資訊的非揮發性記憶體。寫入快速且低功耗，用於 IC 卡等。
MRAM: 利用磁性穿隧接面(MTJ)磁化方向所造成的電阻差異來儲存資訊的非揮發性記憶體。
PCM(相變記憶體): 利用硫族化合物材料的結晶狀態(低電阻)與非晶狀態(高電阻)之差異來儲存資訊的非揮發性記憶體。
ReRAM(電阻式記憶體): 施加電壓在氧化物等之中形成或切斷導電路徑，利用電阻差異來儲存資訊的非揮發性記憶體。
SOT-MRAM: 利用流經重金屬層的電流所產生的自旋軌道力矩使磁化翻轉的 MRAM。寫入與讀出的電流路徑可以分開，高速且耐覆寫。
STT-MRAM: 利用自旋極化電流所具有的自旋轉移力矩，使 MTJ 記錄層的磁化翻轉來寫入的 MRAM。已作為嵌入式非揮發性記憶體量產。
TMR 比: 在 MTJ 中，磁化平行時與反平行時的電阻差，除以平行時的電阻所得的比。越大，越容易讀分 0 與 1。以 MgO 位障層可得到大的值。

CPU與架構這個領域的題目 →

中斷: 回應外部裝置的請求等，暫時中止執行中的處理，優先進行對應處理的 CPU 機制。結束後回到原本的處理。
分支預測: 在執行前預測條件分支的結果，不使管線停頓而處理後續指令的技術。預測錯誤時會重新處理。
快取一致性: 在多核心 CPU 中，各核心的快取內有相同位址的資料時，維持其內容一致性的機制。當某個核心改寫時，藉由讓其他核心的舊副本失效等方式來實現。
快取記憶體: 設置在 CPU 附近的高速、小容量記憶體。保存常用資料，以緩和與主記憶體之間的速度差。主要由 SRAM 製成。
阿姆達爾定律: 只將程式的一部分平行化時，整體的加速受限於無法平行化的部分的定律。例如即使將 90% 平行化，最多也只能加速到 10 倍。
指令集架構(ISA): 處理器可執行的指令與暫存器等，從軟體角度看到的處理器規格。例如 x86、Arm、RISC-V 等。
脈動陣列: 將許多乘加運算單元排成格狀，讓資料依序流向相鄰的運算單元，同時計算矩陣乘積的架構。用於 AI 加速器。
虛擬記憶體: 由作業系統與硬體，將程式所使用的位址(虛擬位址)對應到實際記憶體位址(實體位址)的機制。每個程式都能使用寬廣且獨立的記憶體空間。
超純量: 在 1 個時脈週期內同時發出、執行多個指令的處理器方式。並排多個運算單元，平行處理彼此不相依的指令。
馮紐曼架構: 將程式與資料放在同一個主記憶體，依序讀出指令並執行的電腦架構。
亂序執行: 檢查指令的相依關係，從可執行的指令開始，以與程式順序不同的順序執行來提升性能的方式。結果以重排序緩衝區依原本的順序確定。
微控制器: 將 CPU、記憶體，以及計時器與 ADC 等周邊功能整合於 1 顆晶片的小型電腦。嵌入家電與汽車等設備中，負責控制。也稱為 MCU。
管線化處理: 將指令的處理分成擷取、解碼、執行等階段，使多個指令錯開一些時間同時處理的方式。
DMA(直接記憶體存取): 不經過 CPU，直接在周邊裝置與記憶體之間傳輸資料的機制。即使在大量資料傳輸期間，CPU 也能進行其他處理。
DVFS(動態電壓頻率調整): 依處理負載動態改變工作頻率與電源電壓的技術。由於動態消耗功率與電壓的平方成正比，在輕負載時降低電壓可大幅省電。
GPU: 為 Graphics Processing Unit 的縮寫。擁有大量簡單運算單元，平行處理大量資料的處理器。除影像處理外，也廣泛用於 AI 的訓練與推論。
IPC: 為 Instructions Per Cycle 的縮寫，指每個時脈可執行的指令數。表示 CPU 設計上的效率，性能大致為 IPC 與時脈頻率的乘積。其倒數是 CPI。
NPU(神經網路處理單元): 以高速且低消耗功率執行 AI 神經網路推論處理的專用電路。搭載於智慧型手機與個人電腦的 SoC。
SIMD: 為 Single Instruction, Multiple Data 的縮寫。以 1 個指令對多筆資料同時進行相同運算的方式。可加速影像處理與 AI 的計算。
SMT(同步多執行緒): 以 1 個 CPU 核心同時處理多個執行緒的指令，有效利用核心內運算單元的技術。Intel 稱之為超執行緒(Hyper-Threading)。
TDP(熱設計功耗): CPU 等以標準的高負載動作時所產生熱量的參考值。是散熱裝置設計的基準。
TLB(轉譯後備緩衝區): 保存虛擬位址到實體位址轉換結果的小型快取。不必每次都走訪記憶體上的分頁表，因此位址轉換更快。

功率半導體這個領域的題目 →

切換損耗: 功率半導體在導通與關閉切換的過程中，因電壓與電流同時存在而產生的損耗。頻率越高越大。
功率 MOSFET: 能處理大電流與高電壓的 MOSFET。切換速度快，廣泛用於電源電路等。
本體二極體: 因功率 MOSFET 的結構，而在源極與汲極之間寄生形成的二極體。在變流器中可用作飛輪二極體，但需注意逆向恢復特性。
死區時間: 切換變流器上下開關時，讓兩者都保持關閉的短暫時間。可防止上下同時導通而使電源短路。
尾電流: IGBT 關閉時，因累積的少數載子而使電流無法立即歸零，像拖著尾巴般持續流動的電流。是關閉損耗的成因。
柔性切換: 在開關兩端的電壓或流過的電流幾乎為零時導通、關閉的方式。有零電壓切換(ZVS)等，可減少切換損耗與雜訊。
常閉型(Normally-off): 閘極電壓為 0 V 時沒有電流流動的特性。即使驅動電路故障，電流也不會持續流動，因此在安全上是功率元件所要求的。
短路耐受時間: 在變流器中發生上下開關同時導通等短路時，功率元件不被破壞而能承受的時間。保護電路必須在此時間內切斷電流。
超接面 MOSFET: 在漂移層中交替排列 p 型與 n 型柱的功率 MOSFET。能在維持耐壓的同時提高漂移層的濃度，因此可得到超越矽理論極限的低導通電阻。
閘極驅動器: 接收控制電路的訊號，以適當的電壓與足夠的電流驅動功率元件閘極的電路。許多還具有驅動高壓側開關所需的隔離與位準轉換功能。
導通電阻: 功率半導體在導通時，電流流經路徑的電阻。越小，導通時的損耗越少。
緩衝電路(Snubber): 為抑制切換時產生的電壓突升(突波)與振鈴，而並聯在功率元件上的電阻與電容等電路。
DC-DC 轉換器: 將直流電壓轉換為另一種大小的直流電壓的電路。使用開關、電感與電容，有降低至低於輸入電壓的降壓型，以及升高電壓的升壓型。
IGBT: 絕緣閘極雙載子電晶體。以 MOS 閘極驅動，藉由導電度調變，即使在高耐壓下也能得到較低的導通電壓。
SiC(碳化矽): 能隙約 3.3 eV 的寬能隙半導體。絕緣崩潰電場高，用於高耐壓、低損耗的功率元件。

影像感測器與光電元件這個領域的題目 →

光二極體: 受光後產生電荷(電流)的二極體。用作影像感測器像素的受光元件。
全域快門: 同時曝光所有像素的電子快門方式。與逐列依序讀出的捲簾快門不同，移動物體的影像不會變形。
固定圖樣雜訊: 因每個像素或讀出電路的特性不均，而每次都在相同位置以相同方式出現的雜訊。以相關雙重取樣或校正去除。
拜耳陣列: 在 2×2 的像素上排列紅、綠、綠、藍濾色片的陣列。因人眼對綠色靈敏度高，所以用了兩個綠色。各像素缺少的顏色由周圍補齊(去馬賽克)。
相關雙重取樣(CDS): 取像素重置時的電壓與讀出訊號時的電壓之差的處理。可去除重置雜訊與各像素的偏移量。
背照式(BSI): 從沒有配線層的基板背面入射光線的影像感測器結構。光線不會被配線遮擋，即使是小像素靈敏度也高。
堆疊式 CMOS 影像感測器: 將像素部與訊號處理電路分別在不同晶片上製作，再疊合接合的影像感測器。可各自使用適合的製程，使晶片更小、處理更快。
捲簾快門: 依像素的列依序進行曝光與讀出的方式。電路簡單，但快速移動的被攝體會變形。同時曝光所有像素的方式是全域快門。
嵌入式光二極體(釘紮光二極體): 在表面設置高濃度 p+ 層，使受光部遠離表面的光二極體。抑制界面能階所造成的暗電流，並能完全轉移電荷。是現今 CMOS 影像感測器的標準。
散粒雜訊: 因光子或電子數量的統計起伏而產生的雜訊。若訊號電子數為 N，其大小與 √N 成正比，因此光越少，相對於訊號就越大。
量子效率: 入射光子中被轉換為訊號電子的比例。越高，靈敏度越好。
微透鏡: 設置在影像感測器各像素上方的小透鏡。匯聚光線並有效率地導入光二極體，以提高靈敏度。
暗電流: 在沒有光照射時流過光二極體的電流。起因於熱所造成的載子產生等，溫度上升時會增加，成為暗部影像的雜訊。
飽和電子數(滿井容量): 影像感測器 1 個像素所能儲存的最大電子數。越大，越能拍到明亮部分而不過曝，動態範圍也越寬。
CCD 影像感測器: 像接力傳水桶般依序傳輸像素的電荷，並在輸出部轉換為電壓的影像感測器。雜訊低、畫質高，但消耗功率大，現在在許多用途中已被 CMOS 取代。
CMOS 影像感測器: 每個像素都有放大電路，以 CMOS 製程製造的影像感測器。低功耗且可整合周邊電路，是智慧型手機相機等的主流。
SPAD(單光子累增二極體): 在超過崩潰電壓的逆向偏壓下動作，即使只有 1 個光子也會藉由累增倍增而輸出大脈衝的受光元件。用於 LiDAR 等距離測量。
ToF(飛行時間): 由照射的光經對象物反射返回為止的時間來求出距離的方式。ToF 感測器用於臉部辨識、機器人與汽車的 LiDAR 等。

化合物半導體這個領域的題目 →

二維電子氣(2DEG): 在 AlGaN/GaN 等異質接面的界面上，被侷限在薄層中而產生的高密度電子層。因雜質散射少而遷移率高，用作 HEMT 的通道。
直接能隙: 導電帶底部與價電帶頂端位於相同波數的能帶結構。電子與電洞復合時能有效率地發光。例如 GaAs 等。
效率下垂: 在 InGaN 系 LED 中，電流增大時發光效率反而下降的現象。一般認為歐傑復合等是其原因。
混晶半導體: 如 AlGaAs 與 InGaN 般，由混合多種元素的晶體所構成的半導體。藉由改變組成比，可連續調整能隙與晶格常數。
量子井: 以能隙大的層夾住數 nm 厚、能隙小的薄層的結構。因為能侷限載子而容易發生復合，用於 LED 與雷射的發光層。
維加德定律: 混晶的晶格常數相對於組成大致呈線性變化的經驗法則。用來求出與目標基板晶格匹配的組成。
寬能隙半導體: 能隙比矽更大的半導體。例如 SiC 與 GaN 等。絕緣崩潰電場高，耐高電壓、高溫下的動作。
纖鋅礦結構: GaN 與 ZnO 等所採用的六方晶晶體結構。依晶體方向而產生極化，GaN HEMT 的二維電子氣即由此極化所形成。
Ga2O3(氧化鎵): 能隙約 4.5〜4.9 eV，比 SiC 與 GaN 更大的氧化物半導體。可由熔融液生長晶體，作為下一世代的功率半導體材料，研究正在進展。
GaAs(砷化鎵): 由鎵與砷構成的 III-V 族化合物半導體。為直接能隙，能隙約 1.42 eV。電子遷移率高，用於高頻電晶體、紅外線 LED 與雷射。
GaN(氮化鎵): 能隙約 3.4 eV 的 III-V 族化合物半導體。用於藍光 LED 與高頻、功率元件。
HEMT(高電子遷移率電晶體): 以異質接面界面所形成的高遷移率二維電子氣作為通道的電晶體。用於高頻、高輸出的應用。
III-V 族化合物半導體: 由 III 族元素(Ga、In、Al 等)與 V 族元素(As、P、N 等)所構成的半導體。例如 GaAs、InP、GaN 等。
InP(磷化銦): 由銦與磷構成的化合物半導體。作為使 InGaAs 等晶格匹配成長的基板，用於光纖通訊用的雷射與受光元件，以及高速電晶體。
MMIC: 為 Monolithic Microwave Integrated Circuit 的縮寫。在 GaAs 等基板上，將電感與電容等被動元件和電晶體一同整合的高頻用 IC。
VCSEL(垂直共振腔面射型雷射): 朝垂直於基板的方向發出光的半導體雷射。可在晶圓狀態下檢測，也容易排成二維陣列，因此用於資料通訊與臉部辨識的光源等。

先進電晶體（FinFET與GAA）這個領域的題目 →

奈米片: 將薄板狀的矽通道垂直堆疊多片，並以閘極包覆每一片的GAA電晶體結構。可由奈米片的寬度調整電流。
後閘極製程(取代式金屬閘極): 先以虛設閘極形成電晶體，在源極、汲極活化等高溫製程之後，移除虛設閘極並置換成High-k膜與金屬閘極的製法。
隨機摻雜物波動(RDF): 在微細電晶體中，因通道內雜質原子的數量與位置的統計性差異，造成臨界電壓不一致的現象。可在FinFET或FD-SOI這類能把通道做成低濃度的結構中抑制。
CFET(互補式場效電晶體): 將nMOS與pMOS電晶體垂直堆疊的結構。可大幅縮小CMOS電路的面積，因此持續進行開發。
DTCO(設計與技術協同最佳化): 在微縮日益困難的情況下，同時考量電路設計與製程技術，以最佳化單元面積與性能的作法。
EOT(等效氧化層厚度): 將High-k膜等閘極絕緣膜換算成提供相同閘極電容的SiO2膜厚度的值。即使實體上較厚，EOT也能做得很薄，可在抑制穿隧電流的同時確保閘極電容。
FD-SOI(全空乏型SOI): 在埋入氧化膜上方非常薄的矽層中製作電晶體，使通道完全空乏的技術。可減少通道雜質，並容易以基板偏壓調整臨界電壓。
FinFET(鰭式場效電晶體): 通道呈鰭片(Fin)狀豎立，閘極從三個方向包覆通道的立體結構電晶體。容易抑制短通道效應。
GAA(環繞式閘極): 閘極從所有方向包覆通道周圍的電晶體結構。電流控制性比FinFET高，用於FinFET的下一個世代。
High-k／金屬閘極: 高介電常數的閘極絕緣膜與金屬閘極電極的組合。可在抑制閘極漏電的同時確保閘極電容。
SADP(自對準雙重圖案化): 在作為核心的圖案側壁上形成膜(間隔物)，去除核心後以間隔物作為遮罩，製作出微影極限一半間距的技術。重複兩次的稱為SAQP。

MEMS與感測器這個領域的題目 →

加速度感測器: 由彈簧支撐的微小質量塊的運動來偵測加速度的感測器。用於智慧型手機的方向偵測與安全氣囊等。
陀螺儀: 偵測旋轉速度(角速度)的感測器。MEMS陀螺儀利用作用於振動結構的科氏力。
科氏力: 在旋轉座標系中運動的物體上，作用於與運動方向垂直方向的表觀力。振動式MEMS陀螺儀由此力造成的位移來偵測角速度。
博世製程(Deep RIE): 以短週期交替重複蝕刻與側壁保護膜沉積，在矽上挖出深而垂直的孔或溝槽的乾式蝕刻技術。用於MEMS與TSV的加工。
陽極接合: 將矽與含鈉的玻璃疊合，邊加熱邊施加電壓來接合的方法。用於MEMS的封裝等。
電容式感測: 由可動電極與固定電極之間靜電電容的變化，來偵測位移或壓力等的方式。廣泛用於MEMS感測器。
霍爾元件: 利用霍爾效應偵測磁場的感測器。對通有電流的半導體施加磁場時，會在與電流及磁場垂直的方向產生電壓。用於馬達的旋轉偵測等。
壓阻效應: 施加機械應力時，材料的電阻率發生變化的效應。在矽中特別大，用於半導體壓力感測器等。
黏附(Stiction): MEMS微小的可動部因表面張力或表面吸附力而黏在基板上、無法動作的現象。容易在去除犧牲層之後的乾燥等過程中發生。
犧牲層蝕刻: 以蝕刻去除暫時置於結構下方的層(犧牲層)，使可動的樑或薄膜懸空，是MEMS的代表性加工方法。
MEMS(微機電系統): 微機電系統。利用半導體的微細加工技術，將微小的機械結構與電子電路製作在一起的元件。

前段製程

矽晶圓這個領域的題目 →

西門子法: 以氫氣還原三氯矽烷，使高純度多晶矽析出於加熱的矽棒上的製法。是半導體用原料矽的主要製造方法。
吸附雜質技術(Gettering): 將晶圓內的金屬雜質聚集並捕捉在遠離製作元件之表面的位置的技術。利用氧析出物等達成。
氧析出物(BMD): CZ矽中所含的氧經熱處理後，在晶圓內部析出而形成的微小缺陷。也稱為BMD，可作為捕捉金屬雜質的吸附雜質（Gettering）位置。
偏析係數: 晶體自熔融液凝固時，晶體中與熔融液中雜質濃度的比值。多數雜質的此值小於1，因而在熔融液中濃縮，使CZ晶體越到後段雜質濃度越高。
晶格滑移: 大口徑晶圓在高溫熱處理時，因面內溫差或自身重量造成的應力使晶面錯位而產生差排的缺陷。可能導致微影疊對不良等。
晶棒: 以CZ法等長成、尚未切成晶圓的圓柱狀單晶塊。切除兩端並研磨外周使直徑一致後，再切成薄片。
晶圓缺口(Notch): 為標示晶體方向而設在晶圓外緣的小切口。用於200 mm以上的晶圓，在此之前使用的是定向平邊（直線部分）。
晶體方向: 表示晶面與晶向的朝向。以(100)這類米勒指數表示，MOSFET用的矽晶圓一般採用(100)面。
監控晶圓: 為確認設備狀態或量測膜厚、微粒等，與產品分開送入製程的晶圓。也稱為測試晶圓。使用後多半去除薄膜並重新研磨，作為再生晶圓再利用。
熱施體: CZ矽在450℃附近熱處理時，氧原子聚集而具有施體作用者。由於會改變晶圓電阻率，需以高溫處理將其消除。
頸縮(Necking): CZ法拉晶開始時，在種晶之後將晶體縮細成長的步驟。可使種晶接觸熔融液時因熱衝擊產生的差排排出晶體外，形成無差排的晶體。
CZ法(柴可拉斯基法): 將種晶浸入坩堝中熔融的矽，一邊旋轉一邊向上拉引，製成單晶的方法。
DZ(無缺陷區): 透過熱處理使表面附近的氧向外擴散，在晶圓表面形成的氧析出物等缺陷較少的層。元件製作在此層，內部的析出物則用於吸附雜質。
FZ法(浮動區熔法): 加熱使多晶矽棒的一部分熔融，並移動該熔融區帶而形成單晶的方法。由於不使用坩堝，氧含量低，適合高電阻率晶圓。
MCZ法(磁場施加CZ法): 在CZ法中對坩堝施加磁場以抑制熔融液對流的方法。較易控制晶體中融入的氧濃度，用於大口徑晶體。
SOI晶圓: 在矽基板上隔著埋入氧化層（BOX層）擁有一層薄矽層的晶圓。例如以貼合已植入氫離子的晶圓再剝離的方法製成。寄生電容小，用於FD-SOI與MEMS。

磊晶成長這個領域的題目 →

4H-SiC: SiC的晶體多型之一，主要用於功率元件。能隙約3.3 eV很大，電子遷移率也相對較高。
自摻雜: 磊晶成長過程中，基板等的雜質經由氣相被帶入成長層的現象。在高濃度基板上成長低濃度層時會成為問題。
異質磊晶: 成長與基板不同材料的單晶膜。例如矽上的SiGe，或藍寶石上的GaN。相同材料的情況則稱為同質磊晶。
貫穿差排: 在成長層中一路延伸穿透到表面的差排。在藍寶石或矽上的GaN中密度很高(約10⁸〜10⁹ cm⁻²)，會降低元件的特性與可靠度。
晶格不匹配: 成長的薄膜與基板的晶體原子間隔(晶格常數)不同。差異大時會產生應變或差排等缺陷。
超晶格: 將不同材料的層以數nm左右的厚度交替堆疊而成的週期性結構。會出現原本晶體所沒有的電子性質，用於雷射與緩衝層等。
階梯流成長: 從略微偏離晶軸的基板表面上的原子階梯開始，晶體朝橫向擴展的成長模式。在SiC中用來繼承與基板相同的晶體多型。
磊晶成長: 在單晶基板上，使晶體方位與基板一致，成長出單晶薄膜的技術。
橫向磊晶成長(ELO): 從遮罩的開口處成長晶體，並在遮罩上方朝橫向擴展的成長方法。下層的差排不易傳到遮罩上方的部分，可減少GaN等的差排。
選擇性磊晶成長: 只在未被絕緣膜覆蓋、矽裸露的部分成長晶體的方法。用於電晶體源極、汲極的SiGe等。
錯配差排: 為了釋放應變，在晶格常數不同的晶體界面產生的差排。成長層超過臨界厚度時發生。
應變矽: 對晶體施加應變以改變能帶結構，提高載子遷移率的矽。對nMOS施加拉伸、對pMOS施加壓縮的應變有效，以源極、汲極的SiGe或氮化膜等來施加。
臨界厚度: 異質磊晶成長晶格常數不同的層時，能在不產生差排的情況下保持應變持續成長的最大膜厚。超過此厚度就會產生錯配差排。
疊差: 晶體原子面的堆疊順序發生紊亂的面狀缺陷。也稱為堆疊錯誤(Stacking fault)。在磊晶層、熱氧化(OSF)、SiC晶體等會成為問題。
HVPE(氫化物氣相磊晶): 使用氯化氫與鎵反應生成的氯化鎵與氨的氣相成長法。成長速度非常快，用於成長可製作GaN自立基板的厚晶體。
MBE(分子束磊晶): 在超高真空中，將原料以分子束的形式供應到基板上進行磊晶成長的方法。可在原子層等級精確控制膜厚與組成，用於化合物半導體的研究與量子結構的製作。
MOCVD(有機金屬化學氣相沉積): 使用有機金屬化合物與氨等原料氣體來成長晶體的方法。廣泛用於GaN、GaAs等化合物半導體的成長。
SiGe(矽鍺): 矽與鍺的混晶。晶格常數比矽大，可藉由磊晶成長對通道施加應變，或用於HBT的基極與GAA的犧牲層。

氧化與擴散這個領域的題目 →

可動離子: 能在閘極氧化膜中移動的鈉、鉀等離子。會隨電場與溫度移動而使臨界電壓變動。由於會從人體汗水等混入，因此受到嚴格管控。
合成氣體退火: 在氫氣與氮氣的混合氣體（合成氣體）中進行的熱處理。氫會鈍化Si/SiO2界面的懸鍵，減少界面能態。
界面能態: 因斷鍵原子等在半導體與絕緣膜界面產生、位於能隙中的能階。會捕捉與釋放載子，造成臨界電壓變動、遷移率下降與雜訊。
氧化增強擴散(OED): 矽在氧化期間，硼與磷的擴散比未氧化時更快的現象。原因是氧化產生的間隙矽被注入矽中。
乾式氧化: 使用乾燥氧氣進行的熱氧化。成長較慢，但能形成緻密且品質良好的氧化膜，用於閘極氧化膜等。
鳥嘴效應: LOCOS中，氧化膜如鳥嘴般侵蝕到氮化膜遮罩邊緣下方的現象。由於會減少元件的有效面積，在微縮時已被STI取代。
氮氧化矽膜(SiON): 在閘極氧化膜中導入氮的薄膜。可抑制硼自閘極電極穿透，且介電常數略高，因此在導入High-k膜之前被用作閘極絕緣膜。
熱氧化: 在氧氣或水蒸氣中加熱矽，使其表面形成SiO2薄膜的方法。有乾式氧化與濕式氧化兩種。
熱擴散: 在高溫下使雜質原子擴散進半導體內以進行摻雜的方法。雜質會由高濃度處向低濃度處擴散。
濕式氧化: 在含水蒸氣的氣氛中進行的熱氧化。成長速度比乾式氧化快，用於製作較厚的氧化膜。
驅入擴散: 熱擴散中，在表面導入定量雜質（預沉積）後，以高溫熱處理將雜質推入更深處的步驟。
Deal-Grove模型: 將矽的熱氧化描述為氧化劑在氧化膜中擴散，並於Si/SiO2界面與矽反應之過程的模型。膜薄時膜厚與時間成正比，變厚後則與時間的平方根成正比。
LOCOS(局部矽氧化隔離): 只將未被氮化膜覆蓋的部分氧化成厚膜，以隔離元件的方法。邊緣會出現鳥嘴狀的侵蝕（鳥嘴效應），現已被STI取代。
RTP(快速熱處理): 以燈管等逐片在數秒左右的短時間內將晶圓加熱至高溫的熱處理。可在抑制雜質多餘擴散的同時，進行退火與薄氧化膜的形成。
STI(淺溝槽隔離): 在矽上挖出淺溝槽並填入絕緣膜，再以CMP平坦化以隔離元件的方法。沒有LOCOS的鳥嘴效應，已成為微細LSI元件隔離的標準。

離子佈植這個領域的題目 →

尖峰退火: 使晶圓迅速升至高溫，幾乎不在該溫度停留便立即降溫的熱處理。可在抑制雜質擴散的同時進行活化，用於形成淺接面。
佈植劑量: 離子佈植時，每單位面積打入的離子數。以cm⁻²為單位表示，由離子束電流與佈植時間決定。
投影射程: 佈植離子停止位置之深度的平均值。加速能量越大、離子越輕，則越深。
固溶度: 在某溫度下，雜質能溶入晶體中的最大濃度。決定了可被電活化之摻雜濃度的上限。
法拉第杯: 接收離子束並量測所流過電流的零件。在離子佈植機中用來求得佈植的離子量（劑量）。
退火: 即熱處理。用於離子佈植後修復晶體缺陷及活化雜質等。
逆向摻雜井: 以高能量離子佈植，使比表面更深處的雜質濃度較高的井。可在維持表面通道濃度較低的同時，抑制貫穿與閂鎖。
通道效應(Channeling): 離子穿過晶體原子排列的縫隙，進入比預期更深處的現象。可藉由傾斜晶圓進行佈植等方式來防止。
暈環佈植(口袋佈植): 在源極與汲極的邊緣，傾斜佈植與通道相同導電型雜質的方法。可抑制汲極空乏區的擴展，抑制短通道效應。
雷射退火: 以雷射光僅在極短時間內加熱晶圓表面附近的熱處理。幾乎不引起擴散，卻能獲得高活化率。
電漿摻雜: 將晶圓直接暴露於含摻雜物的電漿中，佈植低能量離子的方法。易於快速導入高劑量，對鰭片等立體結構也較容易均勻摻雜。
預非晶化佈植(PAI): 先佈植鍺等使表面非晶化，以抑制後續佈植的通道效應，進而獲得淺接面的方法。
暫態增強擴散(TED): 離子佈植後退火的初期，因佈植產生過量的間隙矽，使硼等的擴散暫時變快的現象。會妨礙淺接面的形成。
遮蔽效應: 傾斜晶圓進行離子佈植時，會因光阻等高聳圖案形成陰影，而出現未被佈植之部分的現象。
離子佈植: 將雜質離子化、加速後打入晶圓的技術。可精密控制佈植劑量與深度。

薄膜沉積（CVD與PVD）這個領域的題目 →

反應式濺鍍: 在含氮或氧等反應性氣體的氣氛中濺鍍金屬靶材，製作氮化物或氧化物薄膜的方法。用於氮化鈦(TiN)等的成膜。
真空蒸鍍: 在真空中加熱材料使其蒸發，附著於基板上形成薄膜的方法。若以電子束加熱，也能處理高熔點材料，但階梯覆蓋率較低。
區域選擇性沉積: 利用底層材料的差異，只在特定位置成長薄膜的技術。因可減少微影與蝕刻步驟，在先進導線等方面正進行研究與導入。
旋轉塗佈: 將液態材料滴在晶圓中心，高速旋轉並藉離心力形成均勻薄膜的方法。用於形成光阻與塗佈型絕緣膜。
階梯覆蓋率: 表示薄膜在階梯與孔洞的側壁和底部，相較於平坦部分能以多均勻的厚度成膜的指標。ALD表現非常好。
電鍍: 在鍍液中以晶圓側為陰極通電，使金屬析出的成膜方法。用於填充銅導線的溝槽，並藉由添加劑控制使其由底部先填滿。
磁控濺鍍: 在靶材背面放置磁鐵，以磁場將電子約束在靶材附近，提高電漿密度的濺鍍。可提高成膜速率，是現今濺鍍設備的主流。
靜電吸盤: 利用靜電力將晶圓吸附固定在載台上的機構。可在真空中使用，也能在背面通入氣體以控制晶圓溫度。廣泛用於成膜與蝕刻設備。
濺鍍: PVD的一種，使電漿中的離子撞擊靶材，將被撞出的原子沉積在晶圓上。
ALD(原子層沉積): 原子層沉積。重複前驅物氣體的自限性表面反應，以原子層為單位控制膜厚的成膜方法。
CVD(化學氣相沉積): 化學氣相沉積。利用原料氣體的化學反應，在晶圓上沉積薄膜的方法。
HDP-CVD(高密度電漿化學氣相沉積): 使用高密度電漿，在成膜的同時以離子濺射削去溝槽入口處的薄膜並進行沉積的CVD。一直用於抑制空洞，以絕緣膜填充狹窄的溝槽。
LPCVD(低壓化學氣相沉積): 在減壓下進行的熱CVD。由於氣體分子擴散較快，膜厚均勻性與階梯覆蓋率良好，且可在立式爐管中一次處理大量晶圓。用於多晶矽與氮化膜的成膜。
PECVD(電漿輔助化學氣相沉積): 以電漿分解原料氣體來沉積薄膜的CVD。可在比熱CVD更低的溫度下成膜，用於導線製程的絕緣膜等。
TEOS: 四乙氧基矽烷的簡稱。是廣泛用作矽氧化膜CVD原料的液態有機矽化合物。可得到階梯覆蓋率良好的氧化膜。

微影這個領域的題目 →

化學放大型光阻: 曝光產生的酸在曝光後烘烤（PEB）中作為催化劑，使反應連鎖進行的光阻。以少量曝光劑量即可感光，廣泛用於KrF之後的曝光。對鹼性汙染敏感。
正型光阻: 曝光部分在顯影時溶解而被去除的光阻。相反地，曝光部分會留下的則稱為負型光阻。
光阻: 受光照射後在顯影液中的溶解性會改變的感光材料。正型光阻的曝光部分會溶解，負型光阻的曝光部分則會留下。
光罩(Reticle): 描有電路圖案的曝光用原版。在石英玻璃基板上形成遮光膜圖案（EUV則為反射式）。縮小投影曝光設備的光罩，製作為晶圓上圖案的4倍大小。
光罩護膜: 隔著一定間隔張設在光罩上方的薄膜。可防止異物直接附著在光罩面上，附著在護膜上的異物因焦點不對而不易被轉印。
多重圖案化: 將單次曝光無法解析之細微間距的圖案，分成多次曝光或加工來形成的技術。分成兩次者稱為雙重圖案化。
抗反射底層膜(BARC): 塗在光阻下方的薄膜，可抑制底層反射光造成的光阻內駐波，以及階梯處的尺寸變異。
奈米壓印微影: 將帶有微細圖案的模具壓在晶圓上的光阻，以轉印圖案的技術。無需昂貴的光學系統即可製作微細圖案。
相位移光罩: 使通過相鄰開口之光的相位錯開，利用光的干涉來提高影像對比與解析度的光罩。
浸潤式微影: 在透鏡與晶圓之間注滿水進行曝光的方法。可使數值孔徑達到1以上，利用ArF準分子雷射即可形成更細微的圖案。
掃描式曝光機: 對狹縫狀的光，使光罩與晶圓同步移動並曝光的曝光設備。是現今量產曝光設備的主流，一般將光罩圖案縮小為1/4投影。
焦深(DOF): 能以可接受的品質轉印圖案的焦點範圍。加大數值孔徑雖可提高解析度，但焦深會變淺，因此晶圓的平坦化變得重要。
製程窗口: 即使改變曝光劑量與對焦，圖案尺寸仍落在容許範圍內的條件範圍。範圍越寬，對製造變異的耐受性越強。
數值孔徑(NA): 表示透鏡所能收集光線角度範圍的數值。數值越大，解析度越高。
線邊緣粗糙度(LER): 微細光阻圖案側面產生的奈米級凹凸。是造成線寬變異（LWR）的原因，並導致電晶體特性的變異。
疊對精度: 新圖案相對於前一步驟所製作圖案，能以多準確的位置疊合。一旦偏移就會造成接觸窗脫落等不良，因此以奈米為單位管控。
ArF準分子雷射: 使用氬與氟、發出波長193 nm紫外光的雷射。與浸潤技術結合的ArF浸潤式微影，是與EUV並列的先進曝光技術。波長248 nm的則是KrF準分子雷射。
EUV微影: 使用波長13.5 nm極紫外光的曝光技術。採用反射式光學系統與真空環境。
High-NA EUV(高數值孔徑EUV): 將投影光學系統的數值孔徑(NA)由傳統EUV的0.33提高到0.55，以提升解析度的次世代EUV曝光設備。
OPC(光學鄰近效應修正): 預先預估光的繞射等造成的圖案變形，而事先修正光罩圖案的技術。

蝕刻這個領域的題目 →

天線效應: 電漿製程中，長導線等導體如同天線般收集電荷，損傷所連接之閘極氧化膜的現象。以設計規則限制導線的面積比來防止。
灰化: 使用氧電漿等，將蝕刻或離子佈植後不再需要的光阻灰化並去除的步驟。
自由基: 具有未成對電子、化學上極易反應的中性原子或分子。電漿中的數量遠多於離子，負責化學性的蝕刻與成膜。
自偏壓: 在電容耦合電漿設備中，晶圓側電極自然帶有負直流電位的現象。正離子被加速射向晶圓，有助於非等向性蝕刻。
非等向性蝕刻: 蝕刻僅沿特定方向（主要是垂直方向）進行的特性。是加工微細圖案所必需的。
乾式蝕刻: 不使用藥液，而以電漿或氣體去除薄膜的方法。結合離子轟擊可進行非等向性加工，是形成微細圖案不可或缺的技術。
深寬比: 孔洞或溝槽的深度與寬度（開口直徑）的比值。越高，加工與成膜越困難。3D NAND的記憶孔可達數十以上。
終點偵測: 在蝕刻等製程中，偵測目標薄膜蝕刻完畢的時間點。常用的方法是監測電漿發光光譜的變化。
硬遮罩: 在深孔加工等僅靠光阻無法支撐作為遮罩時所使用，由氮化膜、碳膜、金屬等構成的堅硬遮罩。
等向性蝕刻: 縱向與橫向以相同速度進行的蝕刻。會蝕入遮罩下方（底切）。
腔體調適(Seasoning): 蝕刻等設備的內壁狀態一旦改變，加工結果就會變動，因此在處理產品之前先處理假晶圓以穩定狀態。
過度蝕刻(Over-etch): 偵測到終點後，為確實去除整片晶圓上的薄膜，而繼續蝕刻一段時間。需在對底層具高選擇比的條件下進行。
電漿: 氣體游離，電子、離子、自由基（中性的活性物種）等混合存在的狀態。用於乾式蝕刻、電漿CVD、灰化等許多製程。
蝕刻選擇比: 蝕刻時，想去除的薄膜與遮罩或底層薄膜之蝕刻速率比。比值越大，越不易損傷底層。
緩衝氫氟酸(BHF): 以氟化銨緩衝的氫氟酸藥液。用於SiO2的濕式蝕刻，蝕刻速率穩定，對光阻的損傷也小。
濕式蝕刻: 浸入藥液使薄膜溶解而去除的方法。選擇比高且損傷小，但一般為等向性進行，不適合微細加工。
ALE(原子層蝕刻): 交替重複表面改質與去除反應，每個循環僅蝕刻去除約一個原子層之量的技術。可極精密地控制蝕刻量。
ARDE(深寬比相依蝕刻): 圖案越細越深，離子與自由基越難到達底部，使蝕刻速率下降的現象。也稱為微負載效應。
ICP(感應耦合電漿): 對線圈通入高頻電流以產生高密度電漿的方式。容易分別控制電漿密度與入射晶圓之離子的能量。
RIE(反應式離子蝕刻): 結合電漿中的反應性粒子與經電場加速之離子來進行蝕刻的乾式蝕刻。可進行垂直的非等向性加工。

CMP與清洗這個領域的題目 →

兆聲波清洗: 對清洗液施加約1 MHz的超音波，以去除晶圓表面微粒的清洗方法。
研磨液: CMP所使用、將微細研磨粒子分散於藥液中的液體。結合化學作用與機械研磨使表面平坦。
研磨墊修整: 以鑽石工具磨削CMP研磨墊表面使其重新粗糙化，恢復保持研磨液的狀態，以穩定研磨速率的作業。也稱為修整（dressing）。
原生氧化膜: 矽接觸空氣或水而自然形成、厚度約1 nm的薄氧化膜。由於會使接觸電阻增加並妨礙磊晶成長，因此在需要的製程之前才將其去除。
氧化鈰(Ceria): 用於CMP研磨液的研磨粒子。容易與氧化膜發生化學反應，且對氮化膜可得到高選擇比，因此用於STI的CMP。
單晶圓清洗: 逐片處理晶圓的清洗方式。晶圓之間不易發生交叉汙染，且容易逐片控制條件。一次將許多晶圓浸入藥液槽的方式則為批次式。
普勒斯頓方程式: CMP的研磨速率與研磨壓力及研磨墊與晶圓相對速度之乘積成正比的經驗式。
稀釋氫氟酸(DHF): 以水稀釋氫氟酸而成的清洗液。可去除矽表面的原生氧化膜，使表面成為氫終端的疏水狀態。
圖案倒塌: 清洗、乾燥高深寬比的微細圖案時，因殘留在圖案間液體的表面張力，使圖案傾倒或黏在一起的不良。
碟形凹陷: CMP時，寬幅金屬導線的中央部分被過度研磨而凹陷成碟狀的現象。
CMP(化學機械研磨): 化學機械研磨。結合研磨液的化學作用與研磨墊的機械研磨，使晶圓表面平坦化。
CMP侵蝕: CMP時，導線密集排列的整個區域連同絕緣膜被過度研磨，而比周圍更低的現象。與寬幅導線凹陷的碟形凹陷並列為代表性的不良。
RCA清洗: 以SC-1（氨水與雙氧水）去除微粒與有機物，並以SC-2（鹽酸與雙氧水）去除金屬汙染的清洗方法。
SC-1(APM): 氨水、雙氧水與水的混合液。用於RCA清洗的第一步，在輕微蝕刻表面的同時去除微粒與有機物。
SC-2(HPM): 鹽酸、雙氧水與水的混合液。在RCA清洗中於SC-1之後使用，用來去除金屬汙染。
SPM(硫酸雙氧水混合液): 硫酸與雙氧水的混合液。憑藉強氧化力，去除光阻等有機物。

配線製程這個領域的題目 →

多層金屬導線: 隔著絕緣膜堆疊多層導線，並以導通孔連接上下層的結構。先進的LSI可達10層以上。
串擾: 因相鄰導線之間的電容耦合等，使其中一條訊號的變化以雜訊形式出現在另一條上的現象。可藉由加大導線間距或加入屏蔽導線來抑制。
低介電常數材料(Low-k): 相對介電常數低的層間絕緣膜材料。可降低導線間電容，減少訊號延遲與耗電。
矽化物: 矽與金屬的化合物（NiSi、TiSi2等）。形成於源極、汲極與閘極表面，以降低電阻及接觸電阻。
阻障金屬: 設置在銅導線周圍，防止銅擴散進絕緣膜或矽中的金屬薄膜。如Ta或TaN等。
保護層(Passivation): 形成於晶片最上層，保護內部電路免受水氣、汙染與機械刮傷的薄膜。使用氮化矽或聚醯亞胺等。
背面供電: 將電源導線配置在晶圓背面側，使正面的導線可專供訊號使用的技術。可減少電壓降與導線擁擠。也稱為背面電源傳輸（Backside Power Delivery）。
氣隙: 使導線間絕緣膜的一部分成為空腔的技術。由於空氣的相對介電常數幾乎為1，可大幅降低導線間電容。
接觸窗: 連接電晶體的源極、汲極或閘極與最下層導線的部分。在絕緣膜上開出的接觸孔中填入鎢等而成。
晶種層: 以電鍍填入銅之前，先以濺鍍等方式薄薄形成的銅膜。成為讓電鍍電流通過的導電層。
集膚效應: 高頻電流集中流經導體表面附近，使有效電阻上升的現象。頻率越高，電流流通的表層越薄。
導通孔: 在多層導線中，電性連接上下導線層之間的導體。在絕緣膜上開孔並填入金屬而成。
雙鑲嵌製程: 在絕緣膜上製作導線的溝槽與導通孔的孔洞後，同時以銅填入兩者，並以一次CMP完成的方法。可減少製程步驟。
鑲嵌製程: 在絕緣膜上挖出溝槽並填入金屬，再以CMP去除多餘金屬而形成導線的方法。用於銅導線。
Black方程式: 以電流密度與溫度表示電遷移所致導線壽命的經驗式。壽命與電流密度的冪次成反比，且隨溫度上升呈指數縮短。
IR壓降: 電流(I)流過電源導線的電阻(R)，使送達電路的電源電壓下降的現象。會造成電路延遲增加與誤動作。
MOL(中段製程): 連接電晶體（FEOL）與多層導線（BEOL）之間的接觸窗與局部導線部分。隨著微縮，其電阻變大，成為限制效能的因素。
RC延遲: 由導線電阻(R)與電容(C)的乘積決定的訊號延遲。隨著微縮使導線變細而增大，限制了效能。

製程材料（氣體與藥液）這個領域的題目 →

矽烷(SiH4): 矽與氫的化合物氣體。用於複晶矽與氧化矽膜、氮化矽膜CVD的原料。因為會在空氣中自燃，需嚴格管理。
前驅物: 在CVD或ALD中，經反應成為目標薄膜的原料化合物。例如TEOS或有機金屬化合物。
特殊材料氣體: 矽烷、砷化氫、磷化氫等，用於半導體製造、具有毒性或可燃性的高純度氣體。在嚴格管理下供應。
砷化氫(AsH3): 砷與氫的化合物氣體。用於導入n型雜質(砷)，以及GaAs等化合物半導體的成長。毒性非常強。
超純水: 將離子、微粒、有機物等去除到極限的水。大量用於晶圓清洗，並以電阻率等管理其純度。
質量流量控制器(MFC): 在沉積或蝕刻設備中，精確量測氣體的質量流量，並控制在設定值的裝置。
磷化氫(PH3): 磷與氫的化合物氣體。用作對矽導入n型雜質(磷)的原料。毒性非常強。
NF3(三氟化氮): 用於CVD設備腔體清潔等的氣體。全球暖化潛勢大，需要減少排放。
TMAH(氫氧化四甲基銨): 氫氧化四甲基銨。不含金屬離子的有機鹼，用於光阻的顯影液。需注意經由皮膚吸收造成的中毒。

後段製程與評估

封裝與構裝這個領域的題目 →

打線接合: 以金或銅等細金屬線，將晶片的電極焊墊與導線架或基板連接起來的接合方法。
回焊焊接: 在印刷電路板上印刷錫膏、放置零件後，以爐加熱使焊料熔化，一次完成焊接的方法。是表面黏著的標準方法。
底部填充膠: 覆晶構裝中，填充於晶片與基板間隙的樹脂。可分散因熱膨脹差異產生的應力，保護凸塊接點。
背面研磨: 為使封裝變薄，在切割前研磨晶圓背面使其變薄的步驟。堆疊用的晶片會被減薄到數十µm。
晶粒接合: 將切好的晶片黏著固定於導線架或封裝基板指定位置的步驟。使用黏著劑、焊料或燒結材料等。
晶圓切割: 將晶圓切成一個個晶片（晶粒）的步驟。除了以旋轉刀片切割的方法外，還有以雷射在內部形成改質層的隱形切割等。
導線架: 將放置晶片的底座與外部端子（引腳）一體成形的金屬薄板。用於QFP等封裝。
熱阻: 表示熱不易傳遞程度的量，單位為℃/W。將消耗功率乘以熱阻即可求得溫度上升。從晶片接面到周圍空氣的熱阻寫作θJA。
覆晶: 將晶片的電路面朝下，以凸塊直接與基板連接的構裝方式。連接路徑短，適合多接腳。
BGA(球柵陣列): 球柵陣列。在封裝背面以格狀排列焊球、適用於多接腳的封裝。
CSP(晶片尺寸封裝): 縮小到與晶片幾乎相同大小之封裝的統稱。廣泛用於智慧型手機等小型設備。
WLP(晶圓級封裝): 在仍為晶圓的狀態下，完成重新佈線與外部端子的形成，之後再分割成單顆的封裝。成品是與晶片大小幾乎相同的小型封裝。

測試與檢查這個領域的題目 →

固定型故障: 邏輯電路測試的基本故障模型，假設訊號線的值被固定在0或1。也稱為Stuck-at故障。
故障涵蓋率: 在所假設的故障中，該測試向量能偵測到的故障所佔比例。越高，越不易漏掉不良品。
掃描測試: 利用將電路中的正反器串成鏈狀所形成的掃描鏈，設定並觀測內部狀態以進行測試的方法。
探針卡: 在晶圓狀態下，將多根探針接觸晶片電極，使其與測試機電性連接的治具。
晶圓測試(探針測試): 在切割之前，將探針接觸晶圓上各晶片的電極，檢查電氣特性的步驟。可在組裝前找出不良晶片，避免無謂的組裝。
預燒測試(Burn-in): 在高溫、高電壓等應力條件下使產品運作，於出貨前剔除容易發生早期失效之產品的測試。
ATE(自動測試設備): 對晶片施加測試向量並量測輸出，自動判定良否的設備。也稱為測試機。
ATPG(自動測試向量產生): 從電路的網表自動產生用以偵測故障的測試向量。與掃描設計搭配使用。
BIST(內建自我測試): 將測試用電路內建於晶片中，由晶片自行產生測試向量並判定結果的機制。廣泛用於記憶體測試等。
DFT(可測試性設計): 預先在電路中內建掃描鏈與BIST等有助於測試之機制的設計方法。
IDDQ測試: 量測CMOS電路靜止時的電源電流，若異常偏大，則判定存在橋接故障等缺陷的測試。
KGD(已知良品晶粒): 在構裝之前已確認為良品的晶片。將多顆晶片疊入同一封裝時，只要混入一顆不良品整體就會成為不良，因此相當重要。

量測與分析這個領域的題目 →

四點探針法: 在排成一直線的4根探針中，對外側2根通電流，量測內側2根的電壓，以求出晶圓或薄膜片電阻的方法。
缺陷檢測設備: 找出晶圓上的異物或圖案缺陷的設備。有偵測照光時散射光的方式，以及比對相鄰晶粒影像的方式等。
橢圓偏光術: 照射偏振光，由反射造成的偏振狀態變化，求出薄膜厚度與折射率的量測方法。可進行非破壞性量測。
AFM(原子力顯微鏡): 以尖銳的探針沿著試樣表面掃描，由探針與表面之間的作用力，量測表面細微起伏的顯微鏡。用於表面粗糙度的評估等。
CD-SEM(臨界尺寸掃描式電子顯微鏡): 用來測量圖案線寬(CD)的掃描式電子顯微鏡。用於微影與蝕刻後的尺寸管理。
EDX(能量色散X射線光譜): 量測電子束照射時試樣放出的特徵X射線能量，檢查所含元素種類與含量的分析法。與SEM或TEM組合使用。
FIB(聚焦離子束): 以聚焦得很細的離子束對試樣進行切削或沉積膜的設備。用於微小區域的剖面加工、TEM用薄試樣的製作、電路修改等。
SEM(掃描式電子顯微鏡): 以聚焦得很細的電子束掃描試樣表面，偵測放出的二次電子等，觀察表面形狀的顯微鏡。可觀察光學顯微鏡看不到的數nm結構。
SIMS(二次離子質譜法): 以一次離子濺蝕試樣，同時對二次離子進行質量分析，高靈敏度地測量雜質在深度方向分佈的方法。
TEM(穿透式電子顯微鏡): 使電子束穿透薄化試樣來進行觀察的顯微鏡。具有原子等級的解析度，可檢查剖面結構與晶體缺陷。
TXRF(全反射X射線螢光分析): 使X射線以極小的掠射角照射晶圓表面而全反射，高靈敏度地量測表面微量金屬汙染所發出螢光X射線的分析法。
XPS(X射線光電子能譜): 由照射X射線後放出的光電子能量，檢查表面數nm內所含的元素及其化學鍵結狀態的分析法。
XRD(X射線繞射): 對晶體照射X射線，由繞射X射線的角度與強度，檢查晶體結構、晶格常數、薄膜應變與晶體品質的分析法。

良率與品質管理這個領域的題目 →

系統性缺陷: 因設計與製造製程的相容性等，在特定圖案或位置反覆發生的不良。與偶然異物等造成的隨機缺陷有所區別。
良率: 良品數量佔投入數量的比例。是對半導體製造成本影響極大的指標。
帕松良率模型: 假設缺陷隨機分布，以Y = exp(−D×A)（D為缺陷密度，A為晶片面積）表示良率的模型。
柏拉圖: 將不良項目等依件數由多到少以長條圖排列，並以折線疊加累積比例的圖。用來找出應優先處理的項目。
致命缺陷: 會導致晶片不良的缺陷。例如大小與位置足以造成導線短路或斷線的微粒及圖案異常等。
特性要因圖: 將問題（結果）與影響它的要因之間的關係，整理成魚骨形狀的圖。也稱為魚骨圖。
管制圖: 將製程的量測值依時間序列排列，與中心線及管制界限線（一般為±3σ）比較，以判斷製程是否穩定的圖。超出界限的點，或連續出現在單側的點，是異常的徵兆。
製程能力指數(Cpk): 表示製程的變異與平均值偏移，相對於規格範圍尚有多少餘裕的指標。1.33以上是一個參考標準。
APC(先進製程控制): 依據前一製程的量測結果等，自動修正下一批次或下一片晶圓之設備加工條件的控制。有Run-to-Run控制等，可縮小變異。
FMEA(失效模式與效應分析): 找出產品或製程中可能發生的失效模式，評估其影響與嚴重度，並事先採取對策的方法。
SPC(統計製程管制): 以管制圖等監控製程數據，從統計上找出異常以維持品質的方法。

可靠度這個領域的題目 →

阿瑞尼斯模型: 假設反應或劣化的速度隨溫度以exp(−Ea/kT)變化的模型。用於從提高溫度的加速試驗結果，推估實際使用溫度下的壽命。
閂鎖效應: CMOS電路中寄生形成的閘流體結構導通，使大電流持續在電源與接地之間流動的現象。藉由井接觸的配置與保護環等來防止。
韋伯分布: 常用於分析壽命資料的機率分布。依形狀參數的值，可表示早期失效型、隨機失效型與耗損失效型。
浴缸曲線: 表示失效率隨時間變化的曲線。由早期失效期、隨機失效期與耗損失效期組成，形狀如同浴缸。
軟錯誤: 因宇宙射線產生的中子或α粒子等，使記憶體或正反器中儲存的資料暫時翻轉的錯誤。元件不會損壞，重新寫入即可恢復正常。
電遷移: 導線中的金屬原子因電流而移動的現象。會產生空洞與小丘，造成斷線或短路。
熱載子注入(HCI): 被汲極附近強電場加速的載子注入閘極絕緣膜，造成臨界電壓變化與驅動電流下降等劣化的現象。
ESD(靜電放電): 帶電的人或物體將靜電一次放出的現象。施加到IC接腳時會破壞閘極氧化膜等，因此在輸入輸出接腳設有保護電路。
FIT(失效率單位): 失效率的單位。每10億(10⁹)個元件小時發生1次失效即為1 FIT。用於評估半導體這類失效率極低的零組件。
MTTF(平均失效時間): 不可修復之產品直到失效為止的時間平均值。作為產品壽命的參考指標。
NBTI(負偏壓溫度不穩定性): 在pMOS閘極施加負電壓且溫度較高時，臨界電壓的絕對值逐漸變大的劣化現象。
TDDB(經時介電崩潰): 對絕緣膜持續施加電壓，即使低於崩潰電壓，最終仍會發生絕緣崩潰的現象。用於評估閘極氧化膜等的壽命。

設計與產業

LSI設計流程與EDA這個領域的題目 →

佈局與繞線: 依據邏輯合成所得的網表，將元件單元排列於晶片上（佈局），並決定元件單元之間連接導線（繞線）的設計步驟。
投片(Tape-out): 在設計與驗證完成後，將供製作光罩用的佈局資料交給製造端。名稱源自過去以磁帶交付資料。
時脈閘控: 停止對未使用之電路區塊供應時脈，以減少無謂切換所造成耗電的低功耗設計手法。
高階合成(HLS): 從以C語言或C++等撰寫的演算法描述，自動產生RTL的技術。用於FPGA與加速器的開發。
網表: 描述構成電路的元件（單元）及其連接關係的資料。是邏輯合成的輸出，也是佈局與繞線及時序分析的輸入。
標準元件: 事先設計並驗證好的邏輯閘或正反器等零件。高度一致，可藉由自動佈局與繞線排列起來構成大規模電路。
邏輯合成: 將以RTL描述的電路，轉換為使用標準元件庫閘級元件之網表的設計步驟。
DRC(設計規則檢查): 檢查佈局是否遵守線寬與間距等製造所需之幾何規則的驗證。
FPGA(現場可程式化閘陣列): 製造後，使用者可改寫邏輯電路組態的LSI。用於原型、少量生產的產品，以及ASIC的驗證等。
LVS(佈局與電路圖比對): Layout Versus Schematic的簡稱。確認從佈局擷取出的電路連接，是否與電路圖或網表一致的驗證。與DRC一起，在投片前必定要執行。
PDK(製程設計套件): 晶圓代工廠提供給設計者的整套設計資料，包括設計規則、元件模型、元件庫與驗證用規則等。
RTL(暫存器傳輸層級): 以資料如何在暫存器之間傳輸與處理來描述電路的設計抽象層級。以Verilog或VHDL撰寫，是邏輯合成的輸入。
SPICE: 使用元件模型，詳細計算電晶體層級電路之電壓與電流的電路模擬器。用於類比電路設計與元件單元的特性評估。
STA(靜態時序分析): 不使用測試向量，而是計算電路中各路徑的延遲，驗證是否滿足時序限制的方法。

無塵室與製造設備這個領域的題目 →

下降氣流: 從整面天花板朝地板單向送出潔淨空氣的無塵室氣流方式，可將產生的微粒迅速排至地板下方。
氣態分子汙染(AMC): 空氣中的酸、鹼、有機物等氣態汙染物。微粒用濾網無法去除，須以化學濾網去除。
微環境: 只將晶圓周圍的狹小空間維持在高潔淨度的想法。結合FOUP等密閉容器與設備前端的EFEM，降低對整個房間的潔淨度要求以節省成本。
EFEM(設備前端模組): Equipment Front End Module的簡稱。位於製造設備前端，打開FOUP的蓋子，並在潔淨環境下將晶圓搬入設備內的單元。包含裝載埠與搬運機器人。
FFU(風扇過濾機組): 將風扇與高性能濾網整合在一起的裝置。排列在無塵室天花板，向下送出潔淨空氣。
FOUP: 用於以密閉狀態搬運與存放300 mm晶圓的容器。
HEPA濾網: 可捕集99.97%以上粒徑0.3 µm微粒的高性能空氣濾網。能捕集更微細粒子的則是ULPA濾網。
ISO 14644-1: 依空氣中的微粒數量訂定無塵室潔淨度等級的國際標準。數字越小，潔淨度越高。
OHT(天車式無人搬運車): 沿天花板軌道行駛，在製造設備之間自動搬運FOUP的裝置。是300 mm晶圓廠自動搬運的主角。
ULPA濾網: 可捕集比HEPA濾網更微細粒子的高性能空氣濾網。用於高潔淨度無塵室的天花板。

環境安全這個領域的題目 →

上鎖掛籤(LOTO): 在設備維護作業之前，切斷電源或氣體等能量來源，並加上鎖與吊牌，避免作業中有人誤將其重新接通的程序。
全氟碳化物(PFC): 也稱為PFC。CF4、C2F6等用於蝕刻與腔體清潔的氟化合物氣體。溫室效應非常大。
局部排氣裝置: 在發生源附近，吸入並排出處理藥液的設備等所產生的氣體或霧氣的設施。防止作業人員吸入有害物質。
風險評估: 找出作業或化學物質的危險性、有害性，估計其風險大小，並依優先順序決定對策的工作。
缺氧: 空氣中氧氣濃度降到未滿18%的狀態。容易發生在大量使用氮氣等的場所或狹窄空間的作業中，有時呼吸數次就會失去意識。
廢氣處理設備: 以燃燒、吸附、水洗等方式，去除製造設備排出廢氣中有害物質的設備。
爆炸下限(LEL): 可燃性氣體在空氣中可能燃燒、爆炸的最低濃度。氣體偵測器多半設定為依相對於此濃度的比例發出警報。
GHS(全球化學品調和制度): 以圖示與警示語，在國際上統一標示化學品危害性的制度。
RoHS指令: 限制電機電子設備中鉛、汞等特定有害物質使用的歐盟法規。
SDS(安全資料表): 記載化學物質的危害性、處理方法、急救措施等內容的文件。

半導體產業與市場這個領域的題目 →

丹納德縮放定律: 將電晶體的尺寸與電源電壓以相同比例縮小，就能在保持功率密度不變的情況下，達成高速化與高整合化的定律。2000年代中期電壓難以再降低，此定律已不再成立。
矽循環: 半導體市場因供需平衡而週期性地反覆出現景氣與不景氣的現象。成因之一是工廠建設耗時，供給的調整落後於需求的變化。
晶圓代工廠: 專門承接其他公司所設計半導體的製造的企業或事業型態。
無晶圓廠設計公司(Fabless): 自己不擁有製造工廠，專注於半導體設計與銷售的企業型態。
摩爾定律: 積體電路上的電晶體數量約每兩年增加一倍的經驗法則。一直是半導體微縮的目標。
離散式半導體: 二極體、單一電晶體、功率MOSFET等，單獨負責一個功能的半導體產品分類。有別於整合許多元件的IC。
ASIC(特殊應用積體電路): 針對特定用途或客戶專門設計的LSI。在性能與耗電量上比通用品有利，但開發費用大，適合預期有量的用途。
IDM(整合元件製造商): 從設計、前段與後段製造到銷售，全部由自家一貫完成的半導體企業。
MPW(多專案晶圓): 讓多個客戶的設計共用一片晶圓(一組光罩)進行試作的機制。可分攤昂貴的光罩費用，因此用於大學與新創公司的試作。
OSAT(封裝測試代工廠): 承接半導體組裝與測試等後段製程的企業。
SoC(系統單晶片): 將CPU、GPU、記憶體控制器、通訊功能等系統所需功能整合在一個晶片上的LSI。智慧型手機的核心就是代表例子。

先進技術（3D構裝與小晶片）這個領域的題目 →

2.5D封裝: 將多個晶片橫向並排於矽中介層等中繼基板上，並以細微配線高密度連接的封裝方式。用於GPU與HBM的連接等。
3D封裝: 將晶片垂直堆疊，並以TSV或混合鍵合連接上下的封裝方式。配線變短，因此高速且低耗電，但散熱會成為課題。
小晶片(Chiplet): 依功能分開製作的小型晶片。將多個小晶片在同一個封裝內連接起來，構成較大的系統。
矽中介層: 並排放置多個晶片，並以細微配線高密度連接的矽中繼基板。用於GPU與HBM的連接等。
重佈線層(RDL): 形成於晶片或晶圓表面，用來將電極位置拉線到外部端子位置的配線層。用於扇出型封裝或中介層。
混合鍵合: 不使用凸塊，將銅電極與絕緣膜的表面直接接合的技術。可在極窄的間距上進行大量連接。
微凸塊: 用於以TSV堆疊的晶片之間，或晶片與中介層之間連接的凸塊，遠比一般的焊球小。間距約為數十µm。
CoWoS: TSMC的2.5D封裝技術。在矽中介層上並排連接邏輯晶片與HBM，廣泛用於AI用的GPU等。
HBM(高頻寬記憶體): 以TSV堆疊多個DRAM晶粒，藉由非常寬的匯流排寬度實現高頻寬的記憶體。
TSV(矽穿孔): 貫穿矽基板的電極。以很短的距離將堆疊的晶片上下互相連接。
UCIe(通用小晶片互連): Universal Chiplet Interconnect Express的縮寫。以讓不同公司的小晶片之間能夠互相連接為目標的晶粒間介面業界標準規格。

電腦系統

電腦算術這個領域的題目 →

布斯演算法(Booth's algorithm): 將乘數的位元序列每兩位元等分段，置換成有號的位數，以減少部分積數量的乘法方法。基數4的布斯法可使部分積減少約一半。
先行進位加法器: 由各位數的產生訊號 g = a·b 與傳遞訊號 p = a ⊕ b，不等待來自低位的傳遞，並行求出進位的加法器。即使位元數多，延遲也小。也稱為進位前瞻加法器(carry-lookahead adder)。
有效位數損失(Catastrophic cancellation): 將幾乎相等的兩個數相減時，高位數互相抵消，有效位數大幅減少的現象。原本數中所含捨入誤差的比例相對變大。可藉由變換算式來避免。
有效數(Significand): 浮點數中表示有效數字部分的位元序列。正規化的數會省略開頭的1不記錄，因此單精度以23位元的記錄具有24位元的精度。
定點數: 預先決定小數點位置，以與整數相同的位元序列表示小數的方式。可用整數運算電路計算，電路小且耗電低，但可表示的範圍狹窄。也有像Q15這樣以小數部位元數表示的。
非正規化數: 指數部全為0的浮點數，不假設開頭的1，表示比正規化數更小、接近0的數。平滑地銜接與0之間(漸進式下溢)，使 x − y = 0 時 x = y 成立。
指數欄位: 浮點數中表示乘以2的幾次方的位元序列。為了也能表示負指數，以實際指數加上偏移量(單精度為127)的值來記錄。
捨入至最接近偶數: 捨入到可表示的值中最接近的值，恰好在中間時則捨入到最低位元為偶數(0)的一方的方法。是IEEE 754的預設捨入，捨入誤差不會偏向單一方向。
華里士樹(Wallace tree): 在乘法器中，以進位保留加法器的樹並行減少大量部分積的結構。級數只需位元數的對數程度，用於高速乘法器。最後以一般加法器將兩個數相加。
進位保留加法器: 將三個數在不傳遞進位的情況下，彙整成「和」與「進位」兩個數的加法器。只是逐位排列全加器，延遲固定，因此用於乘法器中加總大量部分積。
資訊遺失(Absorption): 將絕對值相差很大的兩個數相加時，較小數的低位數無法放入有效數而遺失的現象。在大量累加小數值時會成為問題。
飽和運算: 計算結果超出可表示範圍時，不因溢位而繞回另一側的值，而是停在最大值或最小值的運算。用於聲音與影像的訊號處理，以防止大誤差。
算術位移: 有號整數右移時，將符號位元複製到空出的高位位元的方式。將負數右移1位元，會得到除以2後向較小方向捨去的值。填入0的是邏輯位移。
機器epsilon(Machine epsilon): 1與比1大的下一個可表示浮點數之間的差。是浮點數相對精度的參考，單精度為2⁻²³(約1.19 × 10⁻⁷)，雙精度為2⁻⁵²(約2.2 × 10⁻¹⁶)。
bfloat16: 符號1位元、指數8位元、有效數7位元的16位元浮點格式。因指數與FP32相同，可表示的範圍廣，精度雖低但用於AI訓練。FP16為指數5位元、有效數10位元，精度高但範圍窄。
FMA(融合乘加運算): 以一個指令計算 a × b + c，中間的乘積不捨入，只在最後捨入一次的運算。比分開進行乘法與加法更快，誤差也更小。大量用於矩陣計算等。
FP8: 8位元的浮點格式。有指數4位元、有效數3位元的E4M3，以及指數5位元、有效數2位元的E5M2，可視精度與範圍分別使用。用於讓AI的訓練與推論更快、更省電。
IEEE 754: 規定浮點數表示方式與運算規則的國際標準。規定單精度(32位元)、雙精度(64位元)等格式、捨入方法，以及無限大與NaN等特殊值，使計算結果不因電腦而異。
INT8: 8位元的有號整數(−128〜127)。在AI推論中，將權重或激活值乘上縮放係數轉換(量化)為INT8，可大幅減少計算與記憶體，並以整數的小型電路高速處理。
NaN: Not a Number的縮寫，是在0 ÷ 0或負數的平方根等結果無法確定為數的運算中產生的浮點特殊值。以指數部全為1且有效數不為0的值表示，NaN之間比較也不會相等。

指令集與組合語言這個領域的題目 →

分支延遲槽: 不論是否分支，都執行分支指令緊接著的一個指令的ISA規則。早期的MIPS等有此設計，但因為把管線的考量帶進ISA，成為後來設計的包袱。
立即值: 直接嵌入指令中的常數。在RISC-V的addi中是12位元的有號整數，使用前會進行符號擴展。
呼叫者保存暫存器: 被呼叫的函式可自由改寫的暫存器。若呼叫後仍需要其值，由呼叫端事先退避。在RISC-V中是t0〜t6與a0〜a7。
呼叫慣例: 規定呼叫函式時，參數與回傳值以哪些暫存器或堆疊傳遞，以及哪些暫存器由誰保存等的約定。是ABI的重要部分。
定址模式: 指令指定資料或跳躍目的地位址的方法。有立即值、暫存器、基底暫存器+位移、PC相對等。
返回位址: 函式處理結束時要返回的位址。在RISC-V中由jal指令將下一個指令的位址放入ra(x1)，在x86中由call指令推入堆疊。
框指標: 持續指向進入函式時堆疊位置而不移動的暫存器。在RISC-V中是s0(fp)。可用固定距離指定區域變數，也容易追蹤呼叫的串連。
堆疊指標: 指向堆疊目前頂端位址的暫存器。在RISC-V中是sp(x2)。在多數ISA中，堆疊朝位址較小的方向延伸。
堆疊框: 每次函式被呼叫時，在堆疊上配置的區域。放置返回位址、已儲存的暫存器、區域變數等，並在從函式返回時釋放。
條件碼: 表示比較或運算結果為零、負、進位、溢位等的旗標。x86與ARM的條件分支會查看它來分支。RISC-V沒有條件碼。
符號擴展: 將位元數較少的有號整數擴展為位元數較多時，把最高位元(符號)複製到上方所有位數。可在不改變值的情況下擴展。以0填滿高位的是零擴展。
組譯器: 將以組合語言撰寫的程式，轉換成機器碼指令位元序列的軟體。將標籤改為位址，並將虛擬指令替換成真正的指令。
被呼叫者保存暫存器: 約定在函式呼叫前後值會被保持的暫存器。若被呼叫的函式要使用，就要在返回前儲存並還原。在RISC-V中是s0〜s11。
虛擬指令(Pseudo-instruction): 在組合語言中可以像指令一樣書寫，但由組譯器替換成一個以上真正指令的東西。RISC-V的nop、mv、li、j、ret等。
微運算(Micro-operation): CPU在內部將指令分解而成的簡單操作。也寫作μop。x86的CPU會把複雜指令拆成μop，以與RISC相同的高速方式執行。
葉函式: 不呼叫其他函式的函式。也稱為葉子函式(leaf function)。返回位址不會被覆寫，因此不必儲存，也常能不建立堆疊框。
載入儲存架構: 將讀寫記憶體的指令限定為載入與儲存，加法等運算只在暫存器之間進行的ISA方式。RISC-V與ARM採用，指令形式整齊，容易以管線處理。
壓縮指令: 以比通常更短的位元數表示常用指令的指令。RISC-V的C擴充加入16位元的指令，使程式碼大小減少約25〜30%。
ABI(應用程式二進位介面): 讓已編譯的程式與函式庫能一起運作的機器碼層級約定。包含呼叫慣例、資料型別的大小與對齊、系統呼叫的呼叫方式等。
PC相對定址: 以距離目前指令位址(PC)的距離，表示分支目的地或資料位址的方法。不論程式放在哪裡距離都不變，因此是位置無關程式碼的基礎。

編譯器這個領域的題目 →

中間表示法(IR): 在編譯器內部，以不依賴原始語言也不依賴CPU的形式表示程式。多數最佳化在此之上進行，可將每種語言的前半部與每種CPU的後半部分開。
共同子運算式消除: 當相同值的運算式被計算多次時，只計算一次並重複使用結果的最佳化。要先確認中途運算式的材料沒有改變才進行。
向量化: 將迴圈中逐元素進行的相同計算，改為使用SIMD指令一次對多個元素進行的最佳化。條件是重複之間沒有資料相依。
行內展開: 將函式的呼叫替換成被呼叫函式本體的最佳化。省去呼叫的負擔，也使其他最佳化更容易生效，但程式碼會變大。
抽象語法樹(AST): 以運算與敘述作為節點的樹來表示程式的結構。省略括號或分隔符號等沒有意義的資訊，運算子的優先順序以樹的形狀表示。
指令排程: 在不改變結果的範圍內重新排列指令順序，以執行沒有相依性的其他指令，來填補運算或記憶體等待時間的最佳化。
迴圈展開: 將迴圈本體重複寫出數次，以減少重複次數的最佳化。減少分支與次數判定的負擔，也更容易重新排列指令，但程式碼會變大。
基本區塊: 中途沒有分支的入口或出口，從開頭到結尾一定連續執行的指令序列。成為控制流程圖的節點，也是區塊內最佳化的單位。
常數摺疊: 將編譯時就能確定值的運算式事先算好，替換成結果常數的最佳化。例如把 3 * 4 變成 12。可減少執行時的計算。
強度削減: 將乘法這類較重的運算，替換成加法或位移這類較輕的運算的最佳化。例如不在迴圈中每次計算 i * 4，而是每次加4。
控制流程圖: 以基本區塊為節點、區塊之間的分支或轉移為箭頭，表示程式執行流程的圖。用於迴圈的偵測與資料流的分析。
詞法分析: 將原始碼的字元序列，分割成識別字、數值、運算子、保留字等語彙單元(token)的編譯器最初階段。空白與註解也在此去除。
語法分析: 檢查語彙單元序列是否符合語言的文法，並將程式結構組成樹狀的編譯器階段。文法錯誤會在這裡被發現。
暫存器配置: 將程式的變數與中間值，分配到數量有限的CPU暫存器的編譯器處理。以干涉圖著色等方式決定，避免讓同時使用的值共用同一個暫存器。
暫存器溢出(Spill): 在暫存器配置中，當同時使用的值比暫存器數量多時，把部分值退避到記憶體(堆疊)。退避與讀回的指令增加，因此會變慢。
JIT編譯(即時編譯): 在程式執行中，將經常執行的部分編譯成機器碼的方式。可進行利用執行時資訊的最佳化。用於Java與JavaScript的執行環境等。
LLVM: 以共通的中間表示法(LLVM IR)為中心，可組合各語言的前端、最佳化階段與各CPU後端的編譯器基礎架構。被許多語言與CPU所使用。
SSA形式(靜態單賦值形式): 重新命名變數，使每個變數在程式中恰好只被賦值一次的中間表示法形式。在匯合點以φ函數選擇值。定義與使用的關係變得明確，容易進行最佳化。

連結器與載入器與執行檔格式這個領域的題目 →

目的檔（Object file）: 編譯器從單一原始碼檔案輸出的檔案。包含機器碼、資料的初始值、符號表與重定位資訊，但其他檔案的位址尚未確定，不經連結就無法執行。
共享函式庫（Shared library）: 在動態連結時於執行期載入的函式庫。在 Linux 為 .so，在 Windows 為 .dll。以位置無關程式碼建置，程式碼的分頁可由多個行程共用。
名稱修飾（Name mangling）: C++ 編譯器將引數型別與命名空間的資訊嵌入函式名稱中，產生符號名稱。亦稱 mangling。使連結器能區分多載的函式。
位置無關程式碼（Position-independent code）: 無論載入到記憶體的哪個位址，都不必改寫程式碼即可運作的機器碼。亦稱 PIC。使用 PC 相對參照或 GOT，用於共享函式庫與 PIE。
重定位（Relocation）: 在程式碼與資料的最終位址確定後，將指令或資料中的暫定位址改寫為正確數值的處理。由連結器進行，動態連結時有一部分由動態連結器在執行時進行。
弱符號（Weak symbol）: 若存在同名的一般（強）定義，就會被其取代的備用定義。在嵌入式中用於中斷處理常式的預設處理等。
記憶體碎裂（Memory fragmentation）: 反覆配置與釋放的過程中，空閒記憶體被切得很零碎，即使總量足夠，也無法一次配置出大塊區域的現象。亦稱 fragmentation。
動態連結（Dynamic linking）: 在執行時載入共享函式庫並加以結合的方式。函式庫可在行程間共用，抽換即可反映修正，但執行環境需要相符的函式庫。
動態連結器（Dynamic linker）: 在動態連結的程式啟動時，尋找並載入共享函式庫，進行重定位與符號結合之後再啟動程式的軟體。例如 Linux 的 ld.so。
堆積區: 程式執行中以 malloc 等配置所需大小的記憶體，並以 free 歸還的區域。反覆配置與釋放可能造成碎裂。
符號表（Symbol table）: 包含於目的檔或可執行檔中，記錄函式與變數的名稱和位址等的清單。用於連結與除錯，可用 strip 移除。
符號解析（Symbol resolution）: 連結器將某個檔案中所參照的函式或變數名稱，對應到存在於他處的定義的處理。若沒有定義會發生未定義參照錯誤，若有兩個以上則會發生重複定義錯誤。
連結器（Linker）: 將多個目的檔與函式庫結合，進行符號解析與重定位，產生可執行檔或共享函式庫的軟體。
連結器指令檔（Linker script）: 指示連結器將各區段配置於記憶體哪個位址的檔案。在嵌入式開發中，用於決定在快閃記憶體與 RAM 中的配置以及中斷向量的位址。
進入點（Entry point）: 開始執行程式的位址。記錄於 ELF 標頭。在 C 語言中通常不是 main，而是 _start 等啟動程式碼，先進行初始化後再呼叫 main。
載入器（Loader）: 將可執行檔讀入記憶體，依權限配置各個部分，並在堆疊上準備好引數等資料後啟動程式的作業系統功能。
靜態函式庫（Static library）: 將多個目的檔彙整為一個的封存檔（在 Linux 為 .a）。進行靜態連結時，連結器只取出需要的目的檔並組入可執行檔。
靜態連結（Static linking）: 將所使用的函式庫程式碼複製到可執行檔中結合的方式。即使執行環境沒有函式庫也能運作，但檔案會變大，函式庫的修正必須重新建置才會反映。
ASLR（位址空間配置隨機化）: Address Space Layout Randomization 的縮寫。每次執行都改變堆疊、堆積區、共享函式庫與可執行檔的位址，使攻擊者難以預測位址的防護措施。
BSS 區段（BSS section）: 沒有初始值（或為 0）的全域變數與靜態變數的區域。檔案中只記錄大小，載入時以 0 填滿，因此不會讓可執行檔變大。
ELF（可執行與可連結格式）: Executable and Linkable Format 的縮寫。在 Linux 等 UNIX 系列作業系統與嵌入式裝置中，用於目的檔、可執行檔與共享函式庫的檔案格式。
GOT（全域偏移表）: 彙整外部變數與函式實際位址的表。由動態連結器在執行時填入，位置無關程式碼透過此表進行參照，因此不必改寫程式碼的分頁。
PIE（位置無關可執行檔）: 連主體也以位置無關程式碼建置的可執行檔。無論載入何處都能運作，因此可藉由 ASLR 使主體程式碼的位址也隨機化。
PLT（程序連結表）: 排列了呼叫共享函式庫函式所用的小型入口的表。在延遲繫結中，第一次呼叫時由動態連結器解析位址並寫入 GOT。

作業系統與硬體這個領域的題目 →

中斷向量表: 依中斷或例外的種類，排列對應的中斷處理常式起始位址的表。CPU由原因的編號查這張表，決定處理的起始位置。
中斷處理常式: 發生中斷或例外時CPU所執行的處理。儲存被中斷處理的狀態，依原因進行相應處理後，回到原本的處理。原則上處理要盡可能簡短。
系統呼叫: 應用程式請求作業系統進行檔案讀寫或記憶體配置等的機制。以專用指令引發例外並切換到特權模式，呼叫核心的處理。
頁表: 記錄虛擬位址的頁號到實體位址頁號之對應關係的表。由作業系統為每個行程建立，CPU的MMU參照它來轉換位址。每個項目也包含保護用的位元。
頁面錯誤: 存取的頁面未配置到實體記憶體，或進行了不被允許的存取類型時，CPU引發的例外。作業系統準備好頁面後重新執行指令，或將其視為非法存取處理。
特權模式: 只有作業系統核心可以使用的CPU運作模式。可執行頁表設定或輸入輸出操作等危險指令，與應用程式執行的使用者模式有所區別。
記憶體對映I/O: 將周邊裝置的暫存器配置到與記憶體相同位址空間的特定位址，以一般的讀寫指令操作的方式。該區域會設定為不快取。
巢狀分頁: 由硬體連續走訪虛擬機器作業系統管理的轉換，與虛擬機器監視器管理的轉換這兩段頁表的方式。可減少虛擬機器監視器的介入，加快虛擬化。
虛擬機器監視器(Hypervisor): 在一台電腦上執行多個虛擬機器的軟體。將CPU、記憶體與裝置分配給各虛擬機器的作業系統，並使彼此隔離。也稱為虛擬機器監視器(VMM)。
裝置驅動程式: 用來驅動特定周邊裝置的作業系統元件。負責裝置暫存器的操作與中斷的處理，讓應用程式能以共通的程序使用裝置。
寫入時複製: 複製出來的記憶體起初與原本共用，直到其中一方要寫入時，才只複製該頁面的方式。可加快行程的建立並節省記憶體。
輪替癱瘓(Thrashing): 因實體記憶體不足，頁面的逐出與載入頻繁重複，導致處理幾乎無法前進的狀態。減少執行的行程或增加記憶體即可解決。
隨需分頁: 不一開始就載入程式的所有頁面，而是在第一次被存取而發生頁面錯誤時，才載入到實體記憶體的方式。啟動快，且可節省未使用部分的記憶體。
環境切換: 切換在CPU上執行的行程或執行緒。儲存並還原暫存器與程式計數器等狀態，切換行程時也會切換位址空間。
ASID(位址空間識別碼): 附加在TLB每個項目上，表示是哪個行程位址空間之轉換的編號。切換行程時不必清空整個TLB，可減少切換後的TLB失誤。
IOMMU(輸入輸出記憶體管理單元): 將周邊裝置以DMA使用的位址轉換為實體位址並加以保護的裝置。可防止裝置寫入不被允許的記憶體，在將裝置分配給虛擬機器時也會使用。
NMI(不可遮罩中斷): 不論中斷禁止的設定為何，一定會被接受的中斷。用於通知記憶體無法更正的錯誤、硬體的重大異常、看門狗計時器等。
TLB擊落(TLB shootdown): 在多處理器中，改寫頁表時，讓其他核心的TLB清除殘留的舊轉換的處理。有以處理器間中斷請求各核心的方式，以及使用向所有核心傳達失效的指令的方式，都很耗時。

記憶體階層與效能這個領域的題目 →

失誤懲罰: 發生快取失誤時，從下層取得資料所額外花費的時間。由下層的存取時間與行的傳輸時間決定。
平均記憶體存取時間(AMAT): 一次記憶體存取所需時間的平均。以命中時間 + 失誤率 × 失誤懲罰求得，是比較快取性能的基本指標。
全相聯快取: 任何資料都可放在快取內任何位置的快取結構。不會發生衝突失誤，但必須與所有標籤比對，不適合大型快取。用於TLB等。
快取行: 快取與下層之間讀寫資料的單位。也稱為快取區塊。多數CPU為64位元組，位址的低位元表示行內的位置(位移)。
直接映射快取: 每個位址的資料在快取中可放置的位置只固定在一處的快取結構。電路簡單、命中時間短，但容易發生爭用同一位置的衝突失誤。
空間局部性: 存取某個位址後，其附近的位址也容易在不久後被存取的性質。例如依序讀取陣列的處理，是以快取行為單位一併載入的原因。
非阻塞快取: 在處理快取失誤的期間，仍可接受並處理其他存取的快取。可同時處理多個失誤，將記憶體的等待時間重疊隱藏起來。
容量失誤: 因為程式使用的資料(工作集)比快取容量大而發生的快取失誤。即使是全相聯也會發生，加大快取或增加資料的重複使用即可減少。
時間局部性: 曾經存取過的資料或指令，在不久之後容易再次被存取的性質。例如在迴圈中重複使用的變數，是快取有效的原因之一。
迴圈分塊: 將大型陣列分成可放入快取的小區塊來處理，使載入的資料在被逐出之前能重複使用的最佳化。對矩陣乘法等效果很大。
強制性失誤: 因為是第一次存取該資料，必然發生的快取失誤。也稱為初次參照失誤(compulsory miss)。加大快取也不會減少，但加大行大小或預取則可減少。
組相聯快取: 資料可放在由位址決定的某一組內的多個位置(路)中任一處的快取結構。n路的話，每次存取要並行比對n個標籤。
預取: 在被要求之前，先將近期可能需要的資料載入快取。有由硬體找出存取規律性來進行的方式，以及由指令指示的軟體方式。
寫入配置(Write-allocate): 寫入時發生快取失誤，先將該行載入快取再進行寫入的方式。多與寫回方式組合使用。不載入而直接寫到下層的方式稱為非寫入配置。
寫穿(Write-through): 寫入快取的同時，也寫入下層(主記憶體等)的方式。下層始終保持最新，但寫入的通訊量多，因此與寫入緩衝區組合使用。
衝突失誤: 明明容量還有餘裕，卻因多筆資料爭用同一組而互相逐出所發生的快取失誤。也稱為碰撞失誤。提高相聯度或錯開資料的配置即可減少。
LRU(最近最少使用): 逐出最長時間未被使用的資料的快取置換方式。能充分利用時間局部性，但路數多時難以精確管理，因此會使用近似的方式。

多核心與同步這個領域的題目 →

互斥鎖（Mutex）: 同一時間只有一個執行緒能持有的鎖。無法取得時讓執行緒休眠並讓出 CPU，鎖被釋放時由作業系統喚醒，是一般常見的實作。
比較並交換（Compare-and-swap）: 只有當記憶體的值等於預期值時才寫入新值的原子指令。也寫作 CAS。失敗時重新讀取並重試的迴圈，可在不使用鎖的情況下完成更新。
目錄式一致性（Directory-based coherence）: 以表記錄各行由哪個核心持有，只通知相關核心的一致性方式。用於核心數多的系統。
交易式記憶體（Transactional memory）: 以推測方式執行臨界區段，若沒有衝突就一併確定，若發生衝突就取消並重做的機制。
死結（Deadlock）: 多個執行緒各自持有資源，並互相等待其他執行緒所持有的資源，使得誰都無法前進的狀態。可藉由全體統一取鎖順序來防止。
自旋鎖（Spinlock）: 以迴圈持續檢查鎖變數直到鎖被釋放來等待的鎖。等待時間短時很快，但等待期間仍持續佔用 CPU。
屏障同步（Barrier synchronization）: 在所有執行緒到達該處之前，讓先到達的執行緒等待的同步。使全員在每個階段步調一致。與記憶體屏障不同。
原子指令（Atomic instruction）: 將記憶體的讀取與寫入，作為不會被其他核心中途打斷的單一操作來進行的指令。包括 CAS、fetch-and-add、LR/SC 等。
記憶體一致性模型（Memory consistency model）: 規定某個核心對多個位址所做的讀寫，在其他核心看來可能呈現何種順序的約定。有循序一致性、x86 的 TSO、ARM 與 RISC-V 的弱模型等。
記憶體屏障（Memory barrier）: 保證屏障之前的記憶體操作會先於之後的操作被其他核心看見的指令。亦稱 fence。例如 RISC-V 的 fence。
偽共享（False sharing）: 不同執行緒各自改寫不同的變數，但因這些變數位於同一條快取行，使得該行在核心之間來回傳遞而變慢的現象。
條件變數（Condition variable）: 讓執行緒休眠直到某個條件成立，並由其他執行緒的通知喚醒的同步機制。被喚醒後要重新確認條件。
循序一致性（Sequential consistency）: 所有核心的操作可排成單一順序，且各核心的操作看起來都依程式順序的、最直觀的記憶體一致性模型。
無鎖演算法（Lock-free algorithm）: 即使有任一執行緒中途停止，其他執行緒中至少仍有一個能繼續推進處理的演算法性質。以 CAS 等原子指令實作。
號誌（Semaphore）: 具有表示剩餘數量之計數器的同步機制。使用前減 1（若為 0 則等待），用完後加 1。用於管理可同時使用數量固定的資源。
資料競爭（Data race）: 多個執行緒未經同步就同時存取同一變數，且至少有一個是寫入的狀態。結果每次執行都可能不同。在 C 語言與 C++ 中屬於未定義行為。
窺探（Bus snooping）: 各快取監看共用匯流排等上流動的其他核心的讀寫，並改變自己快取行狀態的一致性方式。適合核心數少的情況。
儲存緩衝區（Store buffer）: 核心暫時累積寫入的小型緩衝區。不必等待寫入完成即可前進到下一個指令，但從其他核心看來寫入會延遲。
獲取與釋放語意（Acquire-release semantics）: 獲取（acquire）之後的操作不會移到獲取之前，釋放（release）之前的操作不會移到釋放之後的順序保證。用於鎖的獲取與釋放，比完整的屏障輕量。
臨界區段（Critical section）: 因為要操作共用資料，所以同一時間只允許一個執行緒執行的程式部分。以鎖等加以保護，並盡可能縮短。
讀寫鎖（Reader-writer lock）: 只讀取的執行緒可同時進入任意多個，但寫入的執行緒只能有一個，且此時其他任何人都不能進入的鎖。
ABA 問題（ABA problem）: 當值由 A 變成 B 後又變回 A 時，只比較值的 CAS 不會察覺變化而成功的問題。在無鎖資料結構中需要注意。
LR/SC（載入保留／條件式儲存）: 載入保留（LR）與條件式儲存（SC）指令的組合。亦稱 LL 與 SC。在 LR 之後若其他核心寫入該位址，SC 就會失敗，因此可實現不可分割的更新。
MESI 協定（MESI protocol）: 以 Modified、Exclusive、Shared、Invalid 四種狀態管理快取各行的一致性協定。寫入時會使其他核心的副本失效。
NUMA（非均勻記憶體存取）: Non-Uniform Memory Access 的縮寫。有離核心近與離核心遠的記憶體，存取遠處記憶體需要較長時間的架構。將資料與執行緒放在同一側會比較快。
TSO（全域儲存順序）: x86 的記憶體一致性模型。只允許寫入之後對其他位址的讀取超前於該寫入。這是反映儲存緩衝區存在的模型。

GPU程式設計這個領域的題目 →

平行歸約（Parallel reduction）: 以反覆將相鄰值合併的樹狀結構，平行計算大量數值總和等的方法。n 個值可在 log2 n 個階段內處理完畢。
共享記憶體（GPU shared memory）: 位於 GPU 各 SM 內，可由同一區塊的執行緒共用的小型高速記憶體。由程式決定放置什麼內容。
串流多處理器（Streaming multiprocessor）: 在 NVIDIA 的 GPU 中，彙整運算單元、暫存器、共享記憶體與 warp 切換電路等的單位。SM。GPU 是排列大量 SM 而成。
佔用率（GPU occupancy）: 實際載入的 warp 數，相對於 GPU 的 SM 可同時載入的 warp 最大數的比例。由暫存器與共享記憶體的使用量決定。
固定記憶體（Pinned memory）: 經固定而使作業系統不會移動或換出實體分頁的記憶體。GPU 可透過 DMA 直接讀寫，傳輸更快，也能非同步進行。
延遲隱藏（Latency hiding）: 在等待記憶體等的期間推進其他工作，使等待時間不會反映在效能上。GPU 藉由切換大量 warp 來達成。
前綴和（Prefix sum）: 求出從陣列開頭起的累積和的計算。亦稱掃描（scan）。可平行計算，用於決定緊密寫出處理的寫入目的地。
記憶體合併存取（Memory coalescing）: 當 warp 內相鄰的執行緒存取相鄰的位址時，將其合併為較少次數的記憶體存取。
記憶體庫衝突（Bank conflict）: 在共享記憶體中，warp 的多個執行緒同時存取同一個記憶體庫的不同位址，使存取被拆分為依序進行而變慢的現象。可藉由填補（padding）避免。
執行緒區塊（Thread block）: 將 GPU 執行緒彙整起來的單位。一個區塊在一個 SM 上執行，區塊內的執行緒可透過共享記憶體共用資料並進行同步。
常數記憶體（Constant memory）: 在 GPU 上放置核心函式執行期間不會改寫之值的小型區域。當 warp 全員讀取同一位址時，一次讀取即可分送給全員，因此很快。
張量核心（Tensor core）: 以一個指令一併計算小型矩陣之間乘加的 GPU 運算單元。主要用於低精度數值，可大幅加速 AI 的運算。
混合精度（Mixed precision）: 針對運算的各個部分使用不同精度的數值。以 FP16 等進行乘法，以 FP32 進行累加，兼顧速度與精度。
統一記憶體（Unified memory）: CPU 與 GPU 可使用同一個指標，並依存取而自動移動資料的記憶體。程式會變簡單，但要注意移動的開銷。
網格跨步迴圈（Grid-stride loop）: 以每個執行緒每隔總執行緒數處理一個元素的迴圈來撰寫核心函式的方法。可使啟動的執行緒數與元素數脫鉤。
CUDA: 在 NVIDIA 的 GPU 上進行通用運算的程式設計機制。以擴充 C++ 的語言撰寫核心函式，並以網格、區塊、執行緒的階層表示平行性。
GPU 核心函式（GPU kernel）: 在 GPU 上由大量執行緒同時執行的函式。從 CPU 端的程式啟動，各執行緒以自己的編號選擇負責的資料。與作業系統的核心（kernel）意義不同。
OpenCL: 用於在多家公司的 GPU、CPU、FPGA 等上進行平行運算的標準程式設計機制。由業界團體 Khronos Group 制定。
SIMT（單指令多執行緒）: 單一指令、多個執行緒的方式。程式是以每個執行緒為單位撰寫，但硬體會以 warp（NVIDIA 為 32 個）為單位將執行緒綁在一起，以相同指令執行。
Warp 分歧（Warp divergence）: 在同一個 warp 內，因條件分支而使執行緒走的路徑分開的現象。由於會依序執行分開的路徑，效率會下降。

AI硬體與軟體堆疊這個領域的題目 →

反向傳播（Backpropagation）: 在神經網路的訓練中，將輸出與正確答案的誤差從輸出側往輸入側回溯傳遞，求出各權重梯度的運算。
全歸約（All-reduce）: 將所有 GPU 所持有的值逐元素加總，並把結果分送給所有 GPU 的通訊。在資料平行訓練中用於梯度的平均。
批次大小（Batch size）: 一併處理的輸入數量。增大後可重複使用權重而提高效率，但回應的延遲與記憶體也會增加。
注意力機制（Attention mechanism）: 各詞元計算與其他所有詞元之關係強度並蒐集資訊的 Transformer 機制。運算量與序列長度的平方成正比。
知識蒸餾（Knowledge distillation）: 讓小型學生模型模仿大型教師模型的輸出來進行訓練，以小模型取得接近效能的方法。
計算圖（Computational graph）: 以節點表示運算、以箭頭表示張量傳遞，來表現模型運算的圖。是自動微分與 AI 編譯器最佳化的基礎。
訓練後量化（Post-training quantization）: 針對訓練完成的模型，以具代表性的資料調查權重與激活值的數值範圍後，轉換為低精度的方法。PTQ。
剪枝（Pruning）: 將神經網路中影響較小的權重設為 0，以減少運算與記憶體的方法。以固定形式設為 0 的結構化方式，在硬體上較容易加速。
張量平行（Tensor parallelism）: 將單一層的權重矩陣沿列或行方向分割，交由多個 GPU 持有，求出部分乘積後再透過通訊彙整的分散方法。
推測式解碼（Speculative decoding）: 以小模型先草擬數個詞元，再以大模型一併驗證，並一次採用吻合部分的推論加速方法。
推論執行環境（Inference runtime）: 載入已訓練的模型，進行圖的最佳化、量化、選擇適合硬體的核心函式等，以快速執行推論的軟體。
梯度檢查點（Gradient checkpointing）: 只保存順向傳播中途結果的一部分，在反向傳播需要時重新計算其餘部分，以增加運算換取減少記憶體的方法。
結構化稀疏（Structured sparsity）: 將權重的 0 排列成固定形式的稀疏。例如每 4 個權重中有 2 個為 0 的 2:4 稀疏，在矩陣運算單元上可加速約 2 倍。
量化感知訓練（Quantization-aware training）: 在訓練中模擬量化造成的捨入，並連同該誤差一併調整權重的方法。QAT。即使位元數低也容易維持精度。
資料平行（Data parallelism）: 各 GPU 持有整個模型的副本，分割資料進行運算，並在所有 GPU 上平均梯度後再更新權重的分散式訓練方法。
運算強度（Arithmetic intensity）: 以處理的運算次數除以從記憶體讀寫的位元組數所得的值。越大越容易受運算限制，越小越容易受記憶體限制。
運算融合（Operator fusion）: 將多個運算合併成一個核心函式，省去把中間結果寫入記憶體再讀回的開銷的最佳化。
預填充（Prefill）: 在大型語言模型的推論中，一併處理輸入文章之詞元的最初階段。容易受運算限制。接下來逐一詞元的生成稱為解碼。
管線平行（Pipeline parallelism）: 將模型的各層依序分給多個 GPU 負責的分散方法。藉由送入微批次（micro-batch），減少 GPU 的等待時間（氣泡）。
AI 推論（AI inference）: 使用由訓練決定的權重，只從輸入進行順向傳播以得出答案的 AI 處理。所需的運算與記憶體比訓練少。
AI 編譯器（AI compiler）: 分析模型的計算圖，對運算融合、資料排列方式與分塊（tiling）等進行最佳化，產生適用於目標硬體之程式碼的軟體。例如 XLA 與 TVM。
FlashAttention: 將注意力的運算分成圖磚，在晶片上的記憶體中進行，而不把龐大的中間表寫出到 HBM 的高速實作。結果與一般的注意力相同。
KV 快取（KV cache）: 在大型語言模型的推論中，保存已處理過之詞元的注意力 Key 與 Value 的記憶體。可避免重新計算，但會隨文章長度與批次而變大。
MFU（模型 FLOPs 利用率）: Model FLOPs Utilization 的縮寫。表示依模型所需運算數求得的實際運算效能，占硬體峰值效能多少百分比的指標。
ONNX: 用於在不同框架與推論執行環境之間交換模型的通用模型格式。是 Open Neural Network Exchange 的縮寫。
Roofline 模型（Roofline model）: 將可達成的效能表示為「峰值效能」與「記憶體頻寬×運算強度」中較小者的模型。用於分辨處理是受運算限制還是受記憶體限制。
TOPS（每秒兆次運算）: 以兆（tera）為單位表示每秒運算次數的 AI 加速器效能指標。多半是以低精度計算的理論最大值。

嵌入式與韌體這個領域的題目 →

上拉電阻（Pull-up resistor）: 以電阻將訊號線連接到電源，在沒有任何驅動時使其保持在 1 的電位的電阻。可避免輸入接腳浮接，也用於 I2C 線路等。
欠壓偵測（Brown-out detection）: 當電源電壓降到低於運作所需值時重設微控制器，以防止不確定的動作與對快閃記憶體的錯誤寫入的功能。
去彈跳（Debouncing）: 消除開關彈跳的處理。有每隔一定時間讀取，當相同值持續時才視為狀態改變的軟體方法，以及以電路進行的方法。
看門狗計時器（Watchdog timer）: 若未在規定時間內由軟體重設（kick），就會重設微控制器的計時器。可使系統從程式失控或停止中恢復。
啟動載入程式（Bootloader）: 開機時最先執行的小型程式。負責確認並啟動主體韌體，或改寫為新的韌體。
責任週期（Duty cycle）: 在週期性脈衝訊號中，一個週期內輸出為 High 的時間所占的比例。在 PWM 中決定平均電力。
硬即時（Hard real-time）: 只要有一次沒有遵守期限就會導致系統失敗的嚴格時間要求。例如汽車的煞車與安全氣囊的控制。允許偶爾延遲的則稱為軟即時。
超級迴圈（Super loop）: 不使用作業系統，在 main 中以無限迴圈依序持續呼叫各項處理的韌體架構。緊急的處理則以中斷進行。
睡眠模式（Sleep mode）: 在沒有工作的期間停止 CPU 與周邊電路的時脈或電源以降低耗電的微控制器狀態。可由中斷等喚醒。
預除器（Prescaler）: 以固定比例對輸入計時器等的時脈進行除頻的電路。將過快的時脈調整到計時器可計數的範圍。
彈跳（Contact bounce）: 機械式開關的接點彈跳，在按下的瞬間等於短時間內反覆多次開啟與關閉的現象。以去彈跳消除。
輪詢（Polling）: CPU 反覆去檢查周邊電路的狀態，藉以發現變化的方式。雖然單純，但即使什麼都沒發生也持續檢查，因此耗費時間與電力。
輸入擷取（Input capture）: 由硬體記錄輸入訊號變化瞬間的計時器計數值的功能。可精確量測脈衝的寬度與頻率。
鮑率（Baud rate）: 序列通訊中每秒傳送的符號數。在 UART 中相當於每秒的位元數，傳送端與接收端必須設為一致。
優先權反轉（Priority inversion）: 在高優先權任務等待低優先權任務所持有的資源期間，中優先權任務打斷低優先權任務而持續執行，使高優先權任務被長時間等待的現象。
優先權繼承（Priority inheritance）: 將持有資源之低優先權任務的優先權，暫時提高到與等待該資源的高優先權任務相同，以防止優先權反轉的方法。
讀取—修改—寫入（Read-modify-write）: 讀取一個值，修改其中一部分後寫回的一連串操作。若中途被中斷，會成為其他變更消失的原因。
GPIO（通用輸入輸出）: 通用輸入輸出（General Purpose Input/Output）的接腳。可由軟體設定為輸入或輸出，用於讀取開關與點亮 LED 等。
I2C: 在時脈（SCL）與資料（SDA）兩條線上連接多個裝置，並以位址選擇對象的同步序列通訊。線路為開汲極並以上拉電阻拉高。
JTAG: 用於晶片測試與除錯的標準介面。可讓程式暫停並查看內部的值，或改寫快閃記憶體。Arm 也使用線數較少的 SWD。
OTA 更新（Over-the-air update）: 利用無線通訊改寫裝置韌體。為了即使失敗也能啟動，常採用使用兩個區塊（雙面）的方式。
PWM（脈衝寬度調變）: 在週期固定的情況下，改變輸出為 High 的時間長度，以調整平均電壓與電力的方式。用於調整 LED 的亮度與馬達的轉速。
RTOS（即時作業系統）: 依優先權切換多個任務，使其能在規定時間內回應的嵌入式作業系統。例如 FreeRTOS 與 Zephyr。
SPI: 配合主控端發出的時脈同時進行傳送與接收的同步序列通訊。以晶片選擇線選擇對象，用於連接高速的元件。
UART: 不使用時脈線，傳送端與接收端以相同鮑率進行通訊的非同步序列通訊電路。以起始位元與停止位元區分字元。

硬體描述語言與驗證這個領域的題目 →

四值邏輯（Four-state logic）: HDL 模擬中使用的 0、1、X（不定）、Z（高阻抗）四種值。未初始化的訊號或發生衝突的訊號會變成 X。
同步重設（Synchronous reset）: 在時脈邊緣取入重設訊號來初始化正反器的重設。時序分析較容易，但在時脈停止時不會生效。
回歸測試（Regression testing）: 每次變更設計，就重新一併執行至今的測試，確認先前正確的功能沒有被破壞。
米利型（Mealy machine）: 輸出由目前狀態與輸入兩者決定的狀態機。輸入的變化在同一週期就會反映在輸出，但輸入的雜訊也容易傳到輸出。輸出僅由狀態決定的是摩爾型。
受限隨機驗證（Constrained random verification）: 在規格允許範圍的條件內隨機產生輸入值，包含人想不到的情況在內，廣泛嘗試的驗證方法。
阻塞賦值（Blocking assignment）: Verilog 的「=」賦值。左側當場更新，下一行會使用該新值。用於組合電路的 always 與測試平台。
非同步重設（Asynchronous reset）: 與時脈無關，重設訊號一旦有效就立即初始化正反器的重設。解除時基本上要與時脈同步。
非阻塞賦值（Nonblocking assignment）: Verilog 的「<=」賦值。先對同一時間點的所有右側求值，再一併更新左側。與正反器的動作一致，因此用於序向電路。
非預期閂鎖（Unintended latch）: 在原本想寫成組合電路的描述中，因某些條件下沒有對輸出賦值，使邏輯合成產生出保持值之閂鎖的情形。
重設同步器（Reset synchronizer）: 施加非同步重設時立即生效，僅在解除時以兩級正反器對齊時脈後，再分送到整個電路的電路。
參考模型（Reference model）: 以 C 語言等另外撰寫、與電路功能相同的模型。給予相同輸入並比較結果，作為電路輸出的期望值。亦稱黃金模型。
敏感度列表（Sensitivity list）: 寫在 Verilog 的 always 之後 @( ) 中，作為執行該區塊之觸發條件的訊號列表。在組合電路中若漏寫，模擬與電路會不一致。
組合迴路（Combinational loop）: 組合電路的輸出不經過正反器就回到自己輸入的結構。會振盪或使值無法確定，也無法做時序分析，所以應避免。
測試平台（Testbench）: 對待驗證電路給予輸入，並確認輸出是否正確的模擬用描述。因為不做邏輯合成，所以可自由使用延遲與顯示指令等。
硬體描述語言（Hardware description language, HDL）: 以文字描述數位電路結構與行為的語言。HDL。有 Verilog、SystemVerilog、VHDL，並藉由邏輯合成轉換為電路。
閘級模擬（Gate-level simulation）: 使用邏輯合成及佈局繞線之後的網表，並視需要加入延遲資訊所進行的模擬。用於確認 RTL 看不到的問題。
獨熱編碼（One-hot encoding）: 為狀態機的每個狀態分配一個正反器，且始終只有一個為 1 的編碼。邏輯簡單、容易較快，常用於 FPGA。
generate 敘述（Generate statement）: 在 Verilog 中，依迴圈或條件展開電路描述的語法。用於規律地排列相同 module 的實例等情況。
Lint 檢查工具（Lint tool）: 不經模擬，依規則檢查 HDL 等的描述，找出位元寬度不一致或非預期閂鎖等容易出問題寫法的工具。
SystemVerilog: 擴充 Verilog 的語言。具有 logic 型別與 always_ff、always_comb 等設計功能，以及類別、受限隨機、斷言等驗證功能。
VCD（值變更傾印）: Value Change Dump 的縮寫。記錄模擬過程中訊號值變化的標準檔案格式，可用波形顯示工具檢視並用於除錯。
Verilog: 廣泛用於數位電路設計與驗證的硬體描述語言。以 module 為單位撰寫電路，並以 assign 與 always 表示行為。
X 樂觀性（X-optimism）: 在 HDL 模擬中，含有不定值 X 的條件不會以 X 傳遞，而被當作確定值處理，導致錯誤被隱藏的性質。

介面與匯流排規格這個領域的題目 →

128b/130b 編碼（128b/130b encoding）: 在 128 位元資料上加 2 位元標頭後傳送的方式。效率約為 98.5%，並以拌碼確保訊號轉換。用於 PCI Express 3.0 以後。
8b/10b 編碼（8b/10b encoding）: 將 8 位元資料轉換為 0 與 1 的數量大致相等且連續長度短的 10 位元碼後傳送的方式。容易取出時脈，但效率為 80%。
位元錯誤率（Bit error rate, BER）: 所傳送的位元中被錯誤接收的位元所占的比例。BER。在高速序列傳輸中，要求在 10 的負 12 次方以下等。
信用式流量控制（Credit-based flow control）: 接收端將緩衝區的空閒量以信用額度（credit）通知傳送端，傳送端只在該範圍內傳送的方式。緩衝區不會溢出。
重定時器（Retimer）: 先接收高速序列訊號並判定位元，再以乾淨的訊號重新傳送的電路。插入長傳輸路徑的途中以延長可傳送的距離。
展頻時脈（Spread-spectrum clocking, SSC）: 使時脈頻率稍微緩慢地擺動，將電磁雜訊的能量分散到較寬的頻率上，以降低峰值的方式。SSC。
差動訊號（Differential signaling）: 在兩條線上傳送反向的訊號，以電壓差表示 0 與 1 的方式。兩條線上同樣疊加的雜訊會被抵消，因此能以較小的振幅高速傳送。
時脈資料回復（Clock and data recovery, CDR）: 從所接收資料訊號的變化中取出時脈時序，並判定位元的接收電路。CDR。不再需要專用的時脈線。
根複合體（Root complex）: 相當於 PCI Express 樹狀連接之根的部分。與 CPU 和記憶體相連，並透過交換器連接到各裝置（端點）。
特性阻抗（Characteristic impedance）: 沿傳輸路徑前進的電波所感受到的電壓與電流之比。由走線寬度與層間距離決定，若途中有變化之處，訊號就會反射。
眼圖（Eye diagram）: 將大量位元的波形以每個週期為單位疊加繪製的圖。中央眼睛的高度表示對雜訊的裕度，寬度表示對時序偏移的裕度。
晶片網路（Network-on-chip, NoC）: 在晶片內像網狀般排列路由器與連結，將資料封包化後傳送的連接方式。NoC。可同時承載許多區塊的傳輸。
等化器（Signal equalizer）: 補償在傳輸路徑上頻率越高的成分衰減越多而導致訊號變鈍的電路。有接收端的 CTLE 與 DFE、傳送端的去加重（de-emphasis）等。
等時傳輸（Isochronous transfer）: 預留固定頻寬並以固定間隔傳送，即使有錯誤也不重送的 USB 傳輸類型。用於音訊與視訊。
熱插拔（Hot plugging）: 在電源開啟的狀態下插拔裝置，作業系統能自動辨識或移除的功能。用於 USB 與伺服器的 SSD 等。
AXI: Arm AMBA 規格之一，是連接 SoC 內部各區塊的匯流排。具有 5 個獨立通道與 VALID、READY 交握，另有 AXI4-Lite 與 AXI4-Stream 等種類。
CXL（Compute Express Link）: Compute Express Link 的縮寫。使用 PCI Express 的實體層，使 CPU 與加速器或記憶體裝置之間能在維持快取一致性的前提下共用記憶體的規格。
MSI（訊息訊號中斷）: 裝置藉由對指定位址進行寫入來通知中斷的方式。不需要專用的中斷線，且一個裝置可擁有許多中斷。
NRZ（不歸零）: 以 2 階電壓，每個符號傳送 1 位元的最基本傳輸方式。是 Non-Return-to-Zero 的縮寫。
PAM4: 以 4 階電壓，每個符號傳送 2 位元的調變方式。在相同符號速率下可使位元速率加倍，但雜訊裕度會變小。
PCI Express: 連接 CPU 與 GPU、SSD、網路卡等的高速序列擴充介面。亦寫作 PCIe。將通道（lane）綁在一起以增加頻寬，每一代速度約為前一代的 2 倍。
SerDes（序列化器／解序列化器）: Serializer/Deserializer。在傳送端將晶片內的並列資料轉換為一條高速位元流，在接收端還原為原本並列資料的電路。是高速序列傳輸實體層的核心。
USB PD（USB 供電）: USB Power Delivery 的縮寫。供電端與受電端相互通訊並協商電壓與電流，最高可傳送 48 V、240 W 電力的規格。

效能評估與效能剖析這個領域的題目 →

火焰圖（Flame graph）: 將呼叫鏈垂直堆疊，並以各函式的橫向寬度表示所用時間比例的剖析結果圖。
加速比（Speedup）: 改善前的執行時間除以改善後的執行時間所得的值。若為 2，表示變快了 2 倍。
古斯塔夫森定律（Gustafson's law）: 增加處理器數量時，若所處理的問題也隨之變大，可平行化部分的比例就會增加，而得到與處理器數量大致成正比的效果的想法。
平行效率（Parallel efficiency）: 以處理器數量除平行化所得加速比所得的值。表示核心被有效使用的程度。
由上而下分析（Top-down analysis）: 使用效能計數器，將 CPU 指令處理槽位的使用方式分為前端、後端、推測浪費與引退，以縮小瓶頸範圍的方法。
利特爾法則（Little's law）: 系統中的平均數量，等於到達率與每個個體在系統中平均停留時間的乘積的關係。L=λW。
吞吐量（Throughput）: 單位時間內可處理的工作、請求或資料的量。與表示單一工作速度的延遲是不同的指標。
尾端延遲（Tail latency）: 回應時間分布中，第 99 百分位數等較慢一側的值。在需等待許多元件回應的處理中，決定整體的慢速。
弱擴展性（Weak scaling）: 固定每個處理器的問題大小並擴大整體，觀察時間是否維持固定的平行效能評估。
效能計數器（Performance counter）: 計數 CPU 內發生的指令執行、快取未命中、分支預測失誤等事件的硬體計數器。PMU。
效能剖析器（Profiler）: 量測程式中哪些函式或部分花費較多執行時間的工具。有取樣方式與插碼（instrumentation）方式。
基準測試（Benchmark）: 為比較電腦或程式的效能，在固定條件下執行的代表性程式。重要的是選擇接近實際用途者。
強擴展性（Strong scaling）: 固定問題大小並增加處理器，觀察時間能縮短多少的平行效能評估。
探針效應（Probe effect）: 因加入量測效能或動作的機制，使想量測之程式本身的行為改變的現象。亦稱觀測效應。
幾何平均數（Geometric mean）: n 個值之積的 n 次方根。用於平均效能比值，比較結果不會因基準的選法而改變。
微基準測試（Microbenchmark）: 只取出極小的處理來測量速度的基準測試。要注意編譯器最佳化使運算被消除等陷阱。
調和平均數（Harmonic mean）: 各值倒數之平均的倒數。用於平均相同工作量的速度（比率）。
牆上時間（Wall-clock time）: 從處理開始到結束的實際經過時間。包含輸入輸出的等待與其他程式的執行時間。
CPI（每指令週期數）: Cycles Per Instruction 的縮寫。表示平均每個指令需要多少時脈週期的值。是執行時間＝指令數×CPI×週期時間的要素之一。為 IPC 的倒數。
CPU 時間（CPU time）: CPU 執行該程式指令的時間總和。不含等待時間，在平行執行時可能比牆上時間更長。
SPEC CPU: 由多個以實際應用程式為基礎的程式所組成的 CPU 標準基準測試。以與基準電腦之比的幾何平均來彙整呈現。
STREAM 基準測試（STREAM benchmark）: 對大型陣列進行複製與加法，量測實際可得之記憶體頻寬的基準測試。

硬體安全這個領域的題目 →

功耗分析攻擊（Power analysis attack）: 從晶片耗電量的波形推測金鑰等機密的旁通道攻擊。以統計處理大量波形的差分功耗分析（DPA）尤其強大。
安全開機（Secure boot）: 在開機的每個階段確認下一個要執行之軟體的數位簽章，只啟動正確者的機制。藉此串連信任鏈。
冷開機攻擊（Cold boot attack）: 讀取斷電後仍會殘留一段時間的 DRAM 內容，取出金鑰等的攻擊。冷卻後會殘留更久。可用記憶體加密防禦。
抗竄改性（Tamper resistance）: 能抵抗打開晶片或以探針接觸等物理攻擊，並在偵測到時清除金鑰等，以保護內部機密的性質。
防回滾保護（Anti-rollback protection）: 為避免被退回到有弱點的舊版軟體，在無法改寫的儲存體中記錄最低版本號碼並加以比對的機制。
信任根（Root of trust）: 作為安全性確認的起點而被無條件信任的部分。在晶片內放置無法改寫的 ROM 開機程式碼與公開金鑰等。
恆定時間實作（Constant-time implementation）: 撰寫時使條件分支的方向、迴圈次數與讀寫位址不會隨機密值而改變的密碼學實作方法。
故障注入攻擊（Fault injection attack）: 藉由電源電壓或時脈的擾動、雷射等，故意使晶片誤動作，以跳過認證或推測金鑰的攻擊。
飛地（Secure enclave）: 在 CPU 對記憶體加密保護的區域中執行應用程式的一部分，使連作業系統與虛擬機器監視器都無法讀取其內容的 TEE 方式。
旁通道攻擊（Side-channel attack）: 從處理所需時間、耗電量、電磁波等原本輸出以外的物理資訊，推測金鑰等機密的攻擊。
時序攻擊（Timing attack）: 利用處理時間會隨機密值而變化的特性來推測機密的旁通道攻擊。可用恆定時間實作來防禦。
真亂數產生器（True random number generator, TRNG）: 以熱雜訊或振盪器抖動等無法預測的物理現象為基礎產生亂數的電路。TRNG。是密碼金鑰產生的來源。
偽造晶片（Counterfeit chip）: 將二手或不良晶片、等級較低的晶片重新貼上其他標示等，當作真品流通者。會導致故障或安全問題。
推測執行（Speculative execution）: 在分支結果等確定之前，依預測先執行後面指令的 CPU 機制。預測錯誤時會取消結果，但快取等處可能會留下痕跡。
硬體木馬（Hardware Trojan）: 在設計或製造途中被惡意植入、會洩漏資訊或使動作停止的不正當電路。僅在罕見條件下才動作，所以難以發現。
量測開機（Measured boot）: 在開機的每個階段，將下一個軟體的雜湊值累積記錄到 TPM 等中，使事後能確認開機狀態的機制。
遠端證明（Remote attestation）: 裝置以晶片內的金鑰簽署自己內部所執行軟體的狀態，出示給遠端伺服器，由其確認是否可信賴的機制。
eFuse（電子熔絲）: 以電流熔斷細線，逐位元寫入的一次性寫入記憶體。用於記錄各裝置專屬的金鑰與設定、防回滾的號碼等。
KPTI（核心分頁表隔離）: Kernel page-table isolation。在使用者程式執行期間，將大部分核心記憶體從分頁表中移除，以防止 Meltdown 的作業系統對策。
Meltdown: 在部分 CPU 上，於權限檢查造成例外之前，可推測性地讀取核心記憶體，並能從快取痕跡推測其值的弱點。已用 KPTI 等對策因應。
PUF（物理不可複製函數）: 利用各晶片製造上的差異，產生該晶片獨有且難以複製之值的機制。不必保存金鑰即可產生出來。
Spectre: 使分支預測出錯，讓處理器推測性地讀取機密資料，並從快取中殘留的痕跡推測其值的弱點類型。於 2018 年公布。
TEE（可信執行環境）: 與一般作業系統也隔離、由硬體保護的執行環境。用於進行金鑰處理與認證等重要處理。例如 Arm 的 TrustZone。
TPM（可信賴平台模組）: Trusted Platform Module。負責金鑰的產生與保管、已啟動軟體之測量值的記錄、狀態證明等的安全性晶片或功能。
TrustZone: Arm 處理器的安全性機制。切換安全世界與一般世界，並以匯流排訊號區分及限制對記憶體與周邊電路的存取。

電源管理（軟體控制）這個領域的題目 →

功率上限控制（Power capping）: 為伺服器或 CPU 的耗電設定上限並加以控制。在資料中心用於遵守電源與冷卻的上限。
自我更新（Self-refresh）: 即使記憶體控制器停止下達命令，DRAM 仍自行持續更新以保持內容的低功耗狀態。用於系統睡眠期間等。
自適應電壓調整（Adaptive voltage scaling, AVS）: 以電路量測各晶片的速度與溫度，將電壓調近各晶片能正確運作的最小電壓，以減少多餘電壓裕度的手法。AVS。
位準轉換器（Level shifter）: 在以不同電源電壓運作的區塊之間，將訊號電壓轉換為配合接收端電源電壓的電路。
近臨界電壓運算（Near-threshold computing）: 將電源電壓降到接近電晶體臨界電壓來運作。可大幅減少一次運算的能量，但速度會變慢，且變異的影響也變大。
保持暫存器（Retention register）: 即使在電源閘控切斷電源期間，也能以小型常時供電的記憶體保持狀態的正反器。恢復時可從中斷處繼續動作。
活動因子（Activity factor）: 電路訊號每個時脈切換的比例。是動態功耗公式 αCV²f 中的 α。可藉由時脈閘控等降低。
能量延遲積（Energy-delay product, EDP）: 一次處理的能量乘以所需時間的指標。EDP。用於評估節能與速度的兼顧。
動態功耗（Dynamic power）: 在 CMOS 電路中，訊號切換時為了對電容充放電所消耗的電力。以活動因子 α、電容 C、電壓 V、頻率 f 表示為 αCV²f。
渦輪加速（Turbo mode）: 當電力或溫度有餘裕時，CPU 等自動將頻率提高到超過額定值以提升效能的動作。
湧浪電流（Inrush current）: 對原本斷電的電路接上電源的瞬間，為了對電容充電而暫時流過的大電流。是造成電源電壓下降的原因。
無滴答核心（Tickless kernel）: 在沒有工作的 CPU 上停止固定間隔的計時滴答中斷，使其能休息到下一個工作為止的作業系統核心。
損益平衡時間（Break-even time）: 在切斷電源等省電狀態中所節省的能量，超過進入該狀態並恢復所需能量時，所需要的休息時間長度。
隔離單元（Isolation cell）: 即使被切斷電源的區塊輸出變成不定，也要對運作中的一側傳遞確定值，而放置在邊界的單元。
電源時序（Power sequencing）: 在使用多種電源電壓的晶片中，所規定的電源開啟順序與關閉順序。若不遵守，會導致誤動作或閂鎖效應。
電源域（Power domain）: 晶片內共用相同電源電壓與相同電源開關控制的電路範圍。可依區塊管理電壓與電源。
電源閘控（Power gating）: 以開關切斷對未使用之電路區塊的電源供應，使漏電功耗也幾乎歸零的低功耗手法。需要注意狀態保存與恢復的時間。
熱節流（Thermal throttling）: 當晶片溫度過高時，降低頻率與電壓以減少發熱並保護晶片的控制。
靜態功耗（Static power）: 即使訊號不切換，仍因流經關閉之電晶體等的漏電流而持續消耗的電力。亦稱漏電功耗。會隨溫度急遽增加。
競速待機（Race to idle）: 以高效能快速完成處理，並提早進入深度省電狀態的策略。在靜態功耗或其他零件電力較大時容易有利。
ACPI: Advanced Configuration and Power Interface 的縮寫。供作業系統管理裝置電源狀態、省電與溫度的標準機制。
C-state: 表示沒有工作時 CPU 休息深度的狀態。C0 為運作中，數字越大電力越小，但恢復所需的時間越長。
P-state: 以運作中 CPU 的頻率與電壓組合表示的效能階段。藉由 DVFS 依負載切換。
PMIC（電源管理 IC）: 電源管理 IC。由電池等產生多種電壓，並管理電源開啟順序與電壓切換的元件。
PUE（電力使用效率）: Power Usage Effectiveness 的縮寫。資料中心整體耗電量除以 IT 設備耗電量所得的值，越接近 1 效率越好。