CPU與架構

CPU與架構的題目列表（50題）

1. CPU 管線化（pipeline）處理的主要目的，下列何者正確？
2. 設置快取記憶體的主要目的，下列何者正確？
3. 關於馮紐曼型（von Neumann）電腦的特徵，下列何者正確？
4. 在單一晶片上搭載多個處理器核心（多核心化）的主要目的為何？
5. 關於 RISC（精簡指令集電腦）的特徵，下列何者正確？
6. 時脈頻率 1 GHz 的時脈，其週期是多少？
7. 關於 CPU 分支預測的目的，下列何者正確？
8. GPU 適合矩陣運算以及 AI 訓練與推論的主要原因為何？
9. 快取存取時間為 10 ns、主記憶體存取時間為 100 ns、快取命中率為 90% 時，平均存取時間是多少？
10. 在 CMOS 電路中，若其他條件不變，只將電源電壓減半，動態功耗會如何變化？
11. ARM、x86、RISC-V 等名稱主要代表的是什麼？
12. 關於 RISC-V 的特徵，下列何者正確？
13. 在一個時脈週期內同時發出並執行多道指令的處理器方式稱為什麼？
14. 保存虛擬位址轉換為實體位址的結果，以加快位址轉換的快取是下列何者？
15. 為了以高速且低功耗進行 AI 推論處理，而搭載於智慧型手機用 SoC 等的專用電路是下列何者？
16. 在一般電腦中，依存取速度由快到慢排列的記憶體階層，下列何者正確？
17. 時脈頻率 2 GHz、平均 CPI（每道指令的平均時脈數）為 0.5 的處理器，每秒大約能執行多少道指令？
18. 對於整體處理中有 90% 可以平行化的程式，在無限增加處理器數量來執行時，理論上的最大加速比為何？
19. 以一道指令同時對多筆資料進行相同運算的方式是下列何者？
20. 結合高效能核心與省電核心，並依處理的輕重區分使用的 CPU 架構是下列何者？
21. 檢查指令的相依關係，從可以執行的指令開始，以不同於程式順序的次序執行以提升效能的方式是下列何者？
22. 暫時中斷執行中的處理，並優先處理來自外部裝置等請求的 CPU 機制是下列何者？
23. 不經由 CPU，直接在周邊裝置與記憶體之間傳輸資料的機制是下列何者？
24. 將 CPU、記憶體以及計時器、ADC 等周邊功能整合在一個晶片上，用於家電與機器控制的 LSI 是下列何者？
25. 在多核心 CPU 中，當各核心的快取內有相同位址的資料時，用來維持其內容一致性的機制是下列何者？
26. 為了降低 CPU 的功耗，依負載動態改變工作頻率與電源電壓的技術是下列何者？
27. 利用投機執行的痕跡殘留在快取中，推測本來無法存取之資料的攻擊，其被揭露的漏洞例子是下列何者？
28. 作為 CPU 散熱設計的參考，表示標準高負載時所產生熱量的指標是下列何者？
29. 表示每個時脈可執行之指令數的指標是下列何者？
30. 因功耗與發熱的限制，導致無法同時讓晶片上所有電路都以最大效能運作的問題，稱為什麼？
31. CPU 的中文正式名稱，下列何者正確？
32. 關於時脈頻率 3 GHz 的 CPU，下列說明何者正確？
33. 「64 位元 CPU」中的 64 位元主要表示的是什麼？
34. CPU 處理一道指令的基本流程，下列順序何者正確？
35. CPU 內部 ALU（算術邏輯單元）的作用，下列何者正確？
36. CPU 的程式計數器（PC）所保存的是下列何者？
37. 在快取的寫入方式中，關於寫回（write-back）方式的說明，下列何者正確？
38. 關於組關聯式（set-associative）快取的說明，下列何者正確？
39. 目前許多 CPU 所使用之快取列（快取區塊）的大小，下列何者為一般情況？
40. 在管線中，當下一道指令立即使用前一道指令的結果（資料危障）時，不等待寫入暫存器，而將運算結果直接交給下一道指令的手法是下列何者？
41. 關於小端序（little-endian）的說明，下列何者正確？
42. 在單一 CPU 核心上同時處理多個執行緒的指令，以有效利用核心內運算單元等資源的技術是下列何者？
43. 在微控制器等中，將周邊裝置的暫存器對應到與記憶體相同的位址空間，並以一般的記憶體讀寫指令來操作的方式是下列何者？
44. 搭載於微控制器的看門狗計時器（watchdog timer）的作用，下列何者正確？
45. 在程式中呼叫副程式（函式）時，一般用來暫時保存返回位址等的區域是下列何者？
46. 快取未命中分類「3C」所包含項目的組合，下列何者正確？
47. 在亂序執行的 CPU 中，用來將調換順序執行之指令的結果，依程式原本的順序確定（引退，retire）的機制是下列何者？
48. 亂序執行 CPU 所使用之暫存器重新命名（register renaming）的主要目的為何？
49. 在 AI 用加速器等中，將多個乘加運算單元排列成格狀，讓資料依序流向相鄰運算單元的同時計算矩陣乘積的架構是下列何者？
50. 以運算強度（每位元組的運算數）為橫軸，圖示程式效能是受運算效能還是記憶體頻寬所限制的模型是下列何者？

這個領域的比較

• RISC 與 CISC 的差異：指令集的設計理念與代表例比較從指令長度、記憶體存取、暫存器、解碼、程式碼大小，以及 ARM、RISC-V、x86 等實例的面向，以表格比較 RISC 與 CISC 的指令集架構。
• ARM、RISC-V、x86 的差異：比較指令集架構以設計理念、指令長度、授權、暫存器、軟體生態、優勢與用途等面向，用表格比較 ARM、RISC-V、x86。
• 馮紐曼架構與哈佛架構的差異：比較指令與資料的處理以記憶體、匯流排、傳輸量、靈活性、複雜度、代表性裝置與修正式哈佛架構等面向，用表格比較馮紐曼架構與哈佛架構。

元件的其他領域

• SRAM與快閃記憶體 50題答對率 —
• 新世代記憶體 50題答對率 —
• 先進電晶體（FinFET與GAA） 50題答對率 —