什麼是敏感度列表（Sensitivity list）
寫在 Verilog 的 always 之後 @( ) 中，作為執行該區塊之觸發條件的訊號列表。在組合電路中若漏寫，模擬與電路會不一致。
日文名稱: センシティビティリスト
這個名詞所屬的領域: 硬體描述語言與驗證
相關名詞
四值邏輯（Four-state logic） 同步重設（Synchronous reset） 回歸測試（Regression testing） 米利型（Mealy machine） 受限隨機驗證（Constrained random verification） 阻塞賦值（Blocking assignment） 非同步重設（Asynchronous reset） 非阻塞賦值（Nonblocking assignment） 非預期閂鎖（Unintended latch） 重設同步器（Reset synchronizer）