什麼是投片(Tape-out)

在設計與驗證完成後，將供製作光罩用的佈局資料交給製造端。名稱源自過去以磁帶交付資料。

日文名稱: テープアウト

「投片(Tape-out)」出現在1領域的1道練習題中（LSI設計流程與EDA等）。

這個名詞所屬的領域: LSI設計流程與EDA

練習投片(Tape-out)的題目

一般數位LSI的設計流程順序，下列何者正確？

  1. A規格設計 → RTL設計 → 邏輯合成 → 佈局繞線
  2. B邏輯合成 → 規格設計 → 佈局繞線 → RTL設計
  3. C佈局繞線 → RTL設計 → 邏輯合成 → 規格設計
查看答案與解析

正確答案：A. 規格設計 → RTL設計 → 邏輯合成 → 佈局繞線

首先在規格設計決定功能與效能，並以Verilog或VHDL等硬體描述語言進行RTL設計。接著以邏輯合成轉換為閘級網表，再以佈局繞線製作晶片上的佈局。每個階段都要進行驗證，最後輸出為光罩資料。這是由抽象程度高的描述逐步落實為具體形態的流程，因此其他順序都不成立。先進產品從規格確定到下線（tape-out）有時需要1～2年。

解析中的「投片(Tape-out)」

出現「投片(Tape-out)」的題目（1題）

  1. 一般數位LSI的設計流程順序，下列何者正確？

相關名詞

Verilog 硬體描述語言（Hardware description language, HDL） RTL(暫存器傳輸層級) 邏輯合成 網表 光罩(Reticle) 佈局與繞線 時脈閘控 高階合成(HLS) 標準元件

前往名詞解釋列表