什麼是網表
描述構成電路的元件（單元）及其連接關係的資料。是邏輯合成的輸出，也是佈局與繞線及時序分析的輸入。
日文名稱: ネットリスト
這個名詞所屬的領域: LSI設計流程與EDA
相關名詞
佈局與繞線 投片(Tape-out) 時脈閘控 高階合成(HLS) 標準元件 邏輯合成 DRC(設計規則檢查) FPGA(現場可程式化閘陣列) LVS(佈局與電路圖比對) PDK(製程設計套件)
描述構成電路的元件（單元）及其連接關係的資料。是邏輯合成的輸出，也是佈局與繞線及時序分析的輸入。
日文名稱: ネットリスト
這個名詞所屬的領域: LSI設計流程與EDA
佈局與繞線 投片(Tape-out) 時脈閘控 高階合成(HLS) 標準元件 邏輯合成 DRC(設計規則檢查) FPGA(現場可程式化閘陣列) LVS(佈局與電路圖比對) PDK(製程設計套件)