什麼是多週期路徑
告知 STA 某路徑的資料傳遞可使用多個時脈週期的時序例外。設定檢查設為 N 週期時，保持檢查通常也指定 N − 1，使檢查的邊緣回到原來的位置。
日文名稱: マルチサイクルパス
「多週期路徑」出現在1領域的3道練習題中（時序分析與CDC等）。
這個名詞所屬的領域: 時序分析與CDC
練習多週期路徑的題目
在以週期 2.0 ns 的時脈運作的電路中，有一條資料到達時間（時脈→輸出延遲與組合電路延遲的總和）為 3.3 ns、建立時間為 0.1 ns 的路徑。此路徑只需每2個週期取入一次，因此將建立時間的多週期路徑設為2。建立時間的餘裕是多少？
- A−1.4 ns
- B+2.6 ns
- C+0.6 ns
查看答案與解析
正確答案：C. +0.6 ns
多週期路徑設為2時，取入的邊緣不是1個週期後，而是2個週期後。要求時間為 2 × 2.0 − 0.1 = 3.9 ns，到達時間為 3.3 ns，因此餘裕為 +0.6 ns。−1.4 ns 是仍以一般的1個週期計算的值，+2.6 ns 是給予3個週期時間的值。多週期路徑必須由設計者確認該電路確實透過致能訊號等只每2個週期取入一次之後，才能設定。
將建立時間的多週期路徑設為 N（N ≥ 2）時，保持時間通常也要將多週期路徑設為 N − 1。其理由何者正確？
- A保持時間的檢查邊緣也會隨建立時間一起往後移而變得過於嚴苛，因此要將其移回原位
- B將保持時間的檢查邊緣再往後移，以增加保持時間的餘裕
- C將該路徑的保持時間檢查排除於分析之外
解析中的「多週期路徑」
多週期路徑設為2時，取入的邊緣不是1個週期後，而是2個週期後。
在以週期 2.0 ns 的時脈運作的電路中，有一條資料到達時間（時脈→輸出延遲與組合電路延遲的總和）為 3.3 ns、…將保持時間的多週期路徑指定為 N − 1 = 1，檢查邊緣便回到時刻0，與一般路徑的條件相同。
將建立時間的多週期路徑設為 N（N ≥ 2）時，保持時間通常也要將多週期路徑設為 N − 1。其理由何者正確？每2個週期取入一次的路徑，應作為多週期路徑延長時間並繼續分析。
適合設定偽路徑（set_false_path）的路徑是哪一條？
出現「多週期路徑」的題目（3題）
相關名詞
STA(靜態時序分析) 組合電路 保持時間 偽路徑(False path) 多工器 交握(Handshake) 同步器(Synchronizer) 非同步 FIFO 恢復檢查(Recovery check) 時脈不確定性