先進電晶體（FinFET與GAA）
以三選一題型確認FinFET與GAA的結構、短通道效應、High-k/金屬閘極、應變技術等先進電晶體的要點。
—你的答對率
0 / 50已作答的題目
先進電晶體（FinFET與GAA）的重點
電晶體微縮之後，閘極越來越難控制通道，短通道效應因而成為問題。於是出現了將通道做成立體鰭片形狀、由閘極從三個方向包圍的FinFET，並進一步演進為包圍通道整個外周的GAA（環繞式閘極）。
抑制閘極漏電的High-k/金屬閘極，以及提高遷移率的應變技術，也都是支撐先進電晶體的重要技術。
先進電晶體（FinFET與GAA）的題目列表（50題）
- 下列關於 FinFET 結構特徵的敘述，何者正確？
- 下列關於 GAA（環繞式閘極，Gate-All-Around）型電晶體的說明，何者正確？
- 下列何者屬於 MOSFET 的短通道效應？
- 閘極絕緣膜使用 High-k（高介電常數）材料的主要原因為何？
- 對電晶體通道施加應變（應力）之技術的主要目的為何？
- 下列關於 EOT（等效氧化層厚度）的說明，何者正確？
- 下列關於 SOI（絕緣層上覆矽，Silicon On Insulator）結構的說明，何者正確？
- 下列關於 DIBL（汲極引致能障降低，Drain Induced Barrier Lowering）的說明，何者正確？
- 在 FinFET 中，調整電晶體有效通道寬度的方法，下列何者正確？
- 下列關於作為 GAA 下一世代結構而研究的 CFET（互補式 FET，Complementary FET）之特徵，何者正確？
- 在 High-k/金屬閘極電晶體中，調整臨界電壓的主要手段之一為何？
- 下列關於閘極後製（置換金屬閘極，Replacement Metal Gate）製程的說明，何者正確？
- 下列關於完全空乏型 SOI（FD-SOI）電晶體之優點，何者正確？
- 在微小的電晶體中，因通道中雜質原子的數量與位置的統計變異，而使臨界電壓產生變異的現象稱為什麼？
- 與 FinFET 相比，奈米片型 GAA 電晶體在設計上的優點，下列何者正確？
- 用於製作 FinFET 細鰭片，利用側壁間隔物形成比微影極限更細之圖案的技術是哪一個？
- 在奈米片型 GAA 電晶體的製造中，從 Si 與 SiGe 交替堆疊的層中選擇性移除僅 SiGe 層的原因，下列何者正確？
- FinFET 或 SOI 電晶體容易發生自發熱問題，其原因為何？
- 在微縮進展的電晶體中，作為限制性能之因素而日趨重要的是什麼？
- 下列關於作為未來極微小電晶體通道材料而研究的二硫化鉬（MoS2）等材料之特徵，何者正確？
- 在 FinFET 的源極、汲極中，於鰭片上以磊晶成長使晶體隆起的主要目的為何？
- 下列關於降低金屬與半導體接觸電阻之基本方法，何者正確？
- 作為表示邏輯微縮程度的指標，被認為比製程的世代名稱（節點名稱）更能反映實況的是哪一個？
- 以突破次臨界擺幅 60 mV/dec 之極限為目標而研究的元件是哪一個？
- 在奈米片型 GAA 中，設置於各薄片之間的閘極與源極、汲極之間的絕緣物（內間隔物，Inner Spacer）之主要作用為何？
- 以配線軌道（track）數表示標準單元的高度時，減少軌道數的效果，下列何者正確？
- 在同一晶片中分別使用多種臨界電壓不同的電晶體，其目的為何？
- 預先以絕緣膜覆蓋閘極，使接觸位置即使稍有偏移也不會與閘極短路的技術是哪一個？
- 作為 pMOS 的通道材料，SiGe 或鍺被研究、採用以取代矽，其原因為何？
- 將電晶體的層依序堆疊在晶圓上製作、而非靠貼合晶片的三維整合方式是哪一個？
- 首次將 FinFET（Intel 稱之為 Tri-Gate）用於量產邏輯產品的企業與世代之組合，下列何者正確？
- 宣布全球首家將 GAA（奈米片）型電晶體用於量產的企業與世代之組合，下列何者正確？
- 下列關於電晶體微縮的主要目的，何者正確？
- 奈米片型 GAA 電晶體中的「奈米片」所指為何，下列何者正確？
- 「High-k 閘極絕緣膜」中的 k 表示什麼？
- 在鰭片高度 50 nm、寬度 6 nm 的 FinFET 中，每根鰭片的有效通道寬度（閘極包覆的周長）最接近下列何者？
- 為了在 FinFET 中充分抑制短通道效應，一般對鰭片寬度的要求為何？
- 在 High-k/金屬閘極電晶體中，常在矽與 High-k 膜（鉿系氧化膜等）之間設置極薄的 SiO2 等層，其原因為何？
- InGaAs 等 III-V 族化合物半導體被研究作為未來 nMOS 通道材料，其主要原因為何？
- 下列關於電晶體性能指標「Ion/Ioff 比」的說明，何者正確？
- 從平面型電晶體轉換為 FinFET 後，次臨界擺幅（SS）一般有何變化？
- 在微縮於物理上日益困難的情況下，同時考量設計與製程技術以最佳化面積與性能的做法，稱為什麼？
- 在已量產的奈米片型 GAA 電晶體中，一個電晶體所堆疊的奈米片數量，一般為何？
- 在 nMOS 與 pMOS 的奈米片之間夾入薄絕緣牆使其靠近，以縮小單元面積的結構是哪一個？
- 通道變得非常短，載子從源極到汲極幾乎不受散射而一路奔馳的狀態，稱為什麼？
- 源極、通道、汲極以相同導電型、相同濃度製作，且不具 PN 接面的電晶體是哪一個？
- 在製作於塊材基板上的 FinFET 中，於鰭片根部（閘極不易控制的部分）設置高濃度雜質層的目的為何？
- 下列關於用來估計短通道效應強弱的「尺度長度（自然長度）λ」之說明，何者正確？
- 當鰭片或奈米片的厚度薄到數 nm 時產生的量子侷限效應，其影響下列何者正確？
- 在 (100) 面晶圓上以一般方向製作的 FinFET，作為通道的鰭片側面主要為 (110) 面。這對遷移率的影響，下列何者正確？