什麼是傳播延遲
從輸入變化到輸出變化為止的時間。邏輯 IC 以輸入與輸出各自通過振幅 50% 的時刻之差來定義，並分為輸出由 L 變 H 的 tPLH 與由 H 變 L 的 tPHL 來規定。負載電容越大則越長。
日文名稱: 伝搬遅延
「傳播延遲」出現在1領域的2道練習題中（規格書的閱讀方法等）。
這個名詞所屬的領域: 規格書的閱讀方法
練習傳播延遲的題目
邏輯IC規格書中傳播延遲 tPLH 的一般定義，下列何者正確？
- A輸出從L變為H時，從振幅的10%變化到90%所需的時間
- B輸入從L變為H後，到輸出達到完全穩定的100%點為止的時間
- C從輸入變化到輸出從L變為H為止的時間，以振幅50%的點之間量測
查看答案與解析
正確答案：C. 從輸入變化到輸出從L變為H為止的時間，以振幅50%的點之間量測
tPLH是輸出從L變為H時的傳播延遲，tPHL是從H變為L時的傳播延遲，兩者一般並不相同。量測的基準點多為輸入與輸出各自振幅的50%（VDD/2），TTL系列有時也使用1.5 V。從振幅10%變化到90%的時間是上升時間，與傳播延遲是不同的項目。延遲會隨負載電容、電源電壓與溫度而改變，因此要搭配表中的量測條件一起閱讀。
解析中的「傳播延遲」
tPLH是輸出從L變為H時的傳播延遲，tPHL是從H變為L時的傳播延遲，兩者一般並不相同。
邏輯IC規格書中傳播延遲 tPLH 的一般定義，下列何者正確？規格書的傳播延遲是以 CL = 15 pF 或 50 pF 等負載電容條件規定，因此要與包含佈線在內的電容相比較來閱讀。
在CMOS邏輯IC的一個輸出上連接多個CMOS輸入時，主要會產生什麼問題？
出現「傳播延遲」的題目（2題）
相關名詞
CMOS 5 V 容忍(5 V tolerant) 外露焊墊(Exposed pad) 安全操作區 建議操作條件 軌對軌(Rail-to-rail) 降額(Derating) 容許功率損耗 勘誤表(Errata) 絕對最大額定值