什麼是SystemVerilog
擴充 Verilog 的語言。具有 logic 型別與 always_ff、always_comb 等設計功能，以及類別、受限隨機、斷言等驗證功能。
日文名稱: SystemVerilog
這個名詞所屬的領域: 硬體描述語言與驗證
出現這個名詞的比較
相關名詞
四值邏輯（Four-state logic） 同步重設（Synchronous reset） 回歸測試（Regression testing） 米利型（Mealy machine） 受限隨機驗證（Constrained random verification） 阻塞賦值（Blocking assignment） 非同步重設（Asynchronous reset） 非阻塞賦值（Nonblocking assignment） 非預期閂鎖（Unintended latch） 重設同步器（Reset synchronizer）