繁體中文
選單

什麼是關鍵路徑

電路中延遲最大、決定可動作之最高時脈頻率的路徑。在 STA 中相當於 slack 最小的路徑，高速化要從減少此路徑的延遲開始。

日文名稱: クリティカルパス

「關鍵路徑」出現在2領域的2道練習題中（邏輯電路, 時序分析與CDC等）。

這個名詞所屬的領域: 時序分析與CDC

練習關鍵路徑的題目

在同步式電路中，決定可動作的最大時脈頻率的是哪一個？

  1. A延遲最小的路徑的延遲
  2. B只有電源電壓
  3. C正反器之間延遲最大的路徑（關鍵路徑）的延遲
查看答案與解析

正確答案：C. 正反器之間延遲最大的路徑（關鍵路徑）的延遲

時脈週期必須大於等於「時脈到輸出的延遲＋路徑的邏輯延遲＋設置時間＋偏斜等餘裕」，延遲最大的路徑（關鍵路徑）決定最大頻率。例如合計為1 ns，則最大為1 GHz。要提高速度，可用管線切分路徑、減少邏輯級數、在較慢的路徑使用驅動力高的單元或低Vth的元件等方法。

在正反器之間的路徑上，時脈→輸出延遲為 0.15 ns，組合電路的最大延遲為 2.2 ns，建立時間為 0.15 ns。忽略時脈偏移與時脈不確定性時，此路徑可運作的最大時脈頻率是多少？

  1. A約 425 MHz
  2. B約 455 MHz
  3. C400 MHz
查看答案與解析

正確答案：C. 400 MHz

最小時脈週期為時脈→輸出延遲、組合電路延遲與建立時間的總和。0.15 + 2.2 + 0.15 = 2.5 ns，因此最大頻率為 1 ÷ 2.5 ns = 400 MHz。約 425 MHz 是由忘了計入建立時間的 2.35 ns 算出的值，約 455 MHz 是只由組合電路延遲 2.2 ns 算出的值。整顆晶片的最大頻率，由這類路徑中最嚴苛的關鍵路徑決定。

解析中的「關鍵路徑」

出現「關鍵路徑」的題目（2題）

  1. 在同步式電路中，決定可動作的最大時脈頻率的是哪一個？
  2. 在正反器之間的路徑上，時脈→輸出延遲為 0.15 ns，組合電路的最大延遲為 2.2 ns，建立時間為 0.15 ns。忽略時脈偏移與時脈不確定性時，此路徑可運作的最大時脈頻率是多少？

相關名詞

正反器 組合電路 時脈不確定性 交握(Handshake) 同步器(Synchronizer) 多週期路徑 非同步 FIFO 恢復檢查(Recovery check) 時脈域 偽路徑(False path)

前往名詞解釋列表