什麼是非阻塞賦值（Nonblocking assignment）
Verilog 的「<=」賦值。先對同一時間點的所有右側求值，再一併更新左側。與正反器的動作一致，因此用於序向電路。
日文名稱: ノンブロッキング代入
這個名詞所屬的領域: 硬體描述語言與驗證
相關名詞
四值邏輯（Four-state logic） 同步重設（Synchronous reset） 回歸測試（Regression testing） 米利型（Mealy machine） 受限隨機驗證（Constrained random verification） 阻塞賦值（Blocking assignment） 非同步重設（Asynchronous reset） 非預期閂鎖（Unintended latch） 重設同步器（Reset synchronizer） 參考模型（Reference model）