什麼是SDC

正確答案：A. 時脈不確定性（clock uncertainty）

時脈不確定性是用來在時序分析中，將時脈抖動，或佈局繞線前預估的偏斜等影響，作為餘裕扣除的設定。例如週期為1 ns、不確定性為50 ps時，資料必須在0.95 ns內抵達。數值會依設計階段調整，佈局繞線後會換成從實際時脈樹計算出的偏斜，只保留抖動的部分。劑量與深寬比是製造的用語。

正確答案：B. 將除頻電路的輸出，定義為已指定與原時脈之關係（二除頻）的生成時脈

SDC是向工具傳達時脈的週期與波形、輸入輸出延遲、作為例外的路徑等的時序限制描述。除頻電路的輸出若不做任何定義，就不會被當作時脈處理，其後的正反器也無法被正確分析。若定義為生成時脈，原時脈為 500 MHz 時，便會以 250 MHz 並包含與原時脈的相位關係進行分析。兩者是同步的，若當作非同步處理，原本應檢查的路徑會被排除於分析之外。