什麼是非預期閂鎖（Unintended latch）
在原本想寫成組合電路的描述中，因某些條件下沒有對輸出賦值，使邏輯合成產生出保持值之閂鎖的情形。
日文名稱: 意図しないラッチ
這個名詞所屬的領域: 硬體描述語言與驗證
出現這個名詞的比較
相關名詞
四值邏輯（Four-state logic） 同步重設（Synchronous reset） 回歸測試（Regression testing） 米利型（Mealy machine） 受限隨機驗證（Constrained random verification） 阻塞賦值（Blocking assignment） 非同步重設（Asynchronous reset） 非阻塞賦值（Nonblocking assignment） 重設同步器（Reset synchronizer） 參考模型（Reference model）