什麼是時脈閘控
停止對未使用之電路區塊供應時脈，以減少無謂切換所造成耗電的低功耗設計手法。
日文名稱: クロックゲーティング
「時脈閘控」出現在1領域的1道練習題中（邏輯電路等）。
這個名詞所屬的領域: LSI設計流程與EDA
練習時脈閘控的題目
2輸入AND閘的輸出何時為1？
- A兩個輸入都為1時
- B兩個輸入都為0時
- C其中任一個輸入為1時
查看答案與解析
正確答案：A. 兩個輸入都為1時
AND閘（邏輯積）只有在所有輸入都為1時輸出才為1，其他情況為0。如同串聯的開關，用於「兩個條件都滿足時才動作」的控制。例如將時脈與致能做AND，只在需要時才讓時脈通過的時脈閘控，以及在位元運算中只取出特定位元的遮罩（x AND 0x0F 取出低4位元），都是代表性的用途。
解析中的「時脈閘控」
例如將時脈與致能做AND，只在需要時才讓時脈通過的時脈閘控，以及在位元運算中只取出特定位元的遮罩（x AND 0x0F 取出低4位元），都是代表性的用途。
2輸入AND閘的輸出何時為1？
出現「時脈閘控」的題目（1題）
相關名詞
佈局與繞線 投片(Tape-out) 高階合成(HLS) 網表 標準元件 邏輯合成 DRC(設計規則檢查) FPGA(現場可程式化閘陣列) LVS(佈局與電路圖比對) PDK(製程設計套件)