什麼是快取記憶體
設置在 CPU 附近的高速、小容量記憶體。保存常用資料，以緩和與主記憶體之間的速度差。主要由 SRAM 製成。
日文名稱: キャッシュメモリ
「快取記憶體」出現在2領域的3道練習題中（SRAM與快閃記憶體, CPU與架構等）。
這個名詞所屬的領域: CPU與架構
練習快取記憶體的題目
設置快取記憶體的主要目的，下列何者正確？
- A為了在切斷電源後仍能保存資料
- B為了將常用資料放在 CPU 附近，縮小與主記憶體之間的速度差距
- C為了修正運算結果的錯誤
解析中的「快取記憶體」
單元面積約為 120～150F²，大約是 DRAM 的 20 倍，但可用與邏輯電路相同的製程製作且速度快，因此是 CPU 快取記憶體的主力。
下列關於一般 6 電晶體型 SRAM 單元的組成，何者正確？因此近年 SRAM 單元面積的縮小幅度不及邏輯，快取記憶體在晶片面積中所占的比例成為問題。
近年先進製程中，與邏輯電路相比，SRAM 單元面積較難縮小，其最恰當的理由為何？
出現「快取記憶體」的題目（3題）
出現這個名詞的比較
- DRAM 與 SRAM 的差異：結構、速度、成本、用途比較從單元結構、更新、速度、積體度、成本、耗電量與用途等面向，以表格比較 DRAM 與 SRAM，並說明各自適用的時機。
- CPU 與 GPU 的差異：結構、擅長的運算、用途比較從設計目的、核心數、執行模型、快取、記憶體頻寬、分支、資料傳輸與擅長的運算等面向，以表格比較 CPU 與 GPU。
- 寫透與寫回的差異：快取寫入方式比較以寫入方式、記憶體流量、速度、一致性、複雜度、逐出成本與用途等面向，用表格比較寫透與寫回的快取。
- 馮紐曼架構與哈佛架構的差異：比較指令與資料的處理以記憶體、匯流排、傳輸量、靈活性、複雜度、代表性裝置與修正式哈佛架構等面向，用表格比較馮紐曼架構與哈佛架構。
相關名詞
時間局部性 空間局部性 6T SRAM 單元 位元線 更新(Refresh) 中斷 分支預測 快取一致性 阿姆達爾定律 指令集架構(ISA)