什麼是OCV(晶片內變異)
即使在同一晶片中,電晶體與導線的延遲也會因位置而有所差異。STA 中對發送端與接收端路徑分別乘上不同係數(例如 1.1 倍與 0.9 倍),假設最不利的組合進行分析。
日文名稱: OCV(オンチップばらつき)
「OCV(晶片內變異)」出現在2領域的3道練習題中(時序分析與CDC, LSI設計流程與EDA等)。
這個名詞所屬的領域: 時序分析與CDC
即使在同一晶片中,電晶體與導線的延遲也會因位置而有所差異。STA 中對發送端與接收端路徑分別乘上不同係數(例如 1.1 倍與 0.9 倍),假設最不利的組合進行分析。
日文名稱: OCV(オンチップばらつき)
「OCV(晶片內變異)」出現在2領域的3道練習題中(時序分析與CDC, LSI設計流程與EDA等)。
這個名詞所屬的領域: 時序分析與CDC
OCV降額是考量即使在同一晶片內,延遲也會因位置而變異,並對建立時間假設最不利之組合(發送端較慢、接收端的時脈較快)的方法。
作為OCV降額(derating),在建立時間分析中將發送端時脈路徑與資料路徑的延遲乘以1.1倍,接收端時脈路徑的延遲…在OCV中,發送端的時脈路徑估得較慢、接收端估得較快,但從根部到分歧點的共同部分在物理上是相同的緩衝器與繞線,在一次邊緣中不可能既慢又快。
在使用OCV降額的STA中,當發送端與接收端的時脈路徑在中途之前為共同路徑時,所進行的CRPR(共同路徑悲觀消除)的說…OCV對資料路徑與時脈路徑分別乘上不同的係數,例如在建立時間分析中假設資料較慢、擷取側時脈較快的最差組合。
在靜態時序分析中,為了考慮即使在同一晶片內,電晶體或佈線的延遲也會因位置而有變異,而將延遲乘上係數以保留餘裕的手法,稱…STA(靜態時序分析) 降額(Derating) 保持時間 CRPR(共同路徑悲觀性去除) 臨界電壓 交握(Handshake) 同步器(Synchronizer) 多週期路徑 非同步 FIFO 恢復檢查(Recovery check)