什麼是STA(靜態時序分析)
不使用測試向量，而是計算電路中各路徑的延遲，驗證是否滿足時序限制的方法。
日文名稱: STA(静的タイミング解析)
「STA(靜態時序分析)」出現在1領域的1道練習題中（邏輯電路等）。
這個名詞所屬的領域: LSI設計流程與EDA
練習STA(靜態時序分析)的題目
所有正反器以共同時脈動作的同步式電路，其優點下列哪一項正確？
- A功耗必定為0
- B時序的設計與驗證較容易
- C不需要時脈
解析中的「STA(靜態時序分析)」
這項驗證可由靜態時序分析（STA）周全地涵蓋所有路徑，因此即使是數十億個電晶體的電路也能設計。
所有正反器以共同時脈動作的同步式電路，其優點下列哪一項正確？
出現「STA(靜態時序分析)」的題目（1題）
相關名詞
正反器 更新(Refresh) 佈局與繞線 投片(Tape-out) 時脈閘控 高階合成(HLS) 網表 標準元件 邏輯合成 DRC(設計規則檢查)