什麼是佈局與繞線
依據邏輯合成所得的網表，將元件單元排列於晶片上（佈局），並決定元件單元之間連接導線（繞線）的設計步驟。
日文名稱: 配置配線
這個名詞所屬的領域: LSI設計流程與EDA
相關名詞
投片(Tape-out) 時脈閘控 高階合成(HLS) 網表 標準元件 邏輯合成 DRC(設計規則檢查) FPGA(現場可程式化閘陣列) LVS(佈局與電路圖比對) PDK(製程設計套件)
依據邏輯合成所得的網表，將元件單元排列於晶片上（佈局），並決定元件單元之間連接導線（繞線）的設計步驟。
日文名稱: 配置配線
這個名詞所屬的領域: LSI設計流程與EDA
投片(Tape-out) 時脈閘控 高階合成(HLS) 網表 標準元件 邏輯合成 DRC(設計規則檢查) FPGA(現場可程式化閘陣列) LVS(佈局與電路圖比對) PDK(製程設計套件)