Glossaire des semi-conducteurs

Les termes de base fréquemment rencontrés dans l'étude des semi-conducteurs, classés par thème. Saisissez un mot-clé pour filtrer.

Fondamentaux

Physique des semi-conducteursQuestions sur ce thème →

Accepteur: Impureté qui capte des électrons du semi-conducteur et crée des trous. Pour le silicium, il s'agit d'éléments du groupe III comme le bore (B), qui donnent un semi-conducteur de type p.
Affinité électronique: Écart d'énergie entre le niveau du vide et le bas de la bande de conduction d'un semi-conducteur. Utilisée pour évaluer les discontinuités de bandes des hétérojonctions et la hauteur de barrière des contacts métalliques.
Bande interdite (bandgap): Différence d'énergie entre le haut de la bande de valence et le bas de la bande de conduction. Environ 1,12 eV pour le silicium à température ambiante. Plus elle est grande, meilleure est la tenue aux hautes températures et aux hautes tensions.
Bande interdite indirecte: Structure de bandes où le minimum de la bande de conduction et le maximum de la bande de valence ne sont pas au même vecteur d'onde. Les transitions nécessitent un phonon, d'où une faible émission de lumière. Exemples : silicium, germanium.
Concentration intrinsèque de porteurs: Densité d'électrons et de trous générés thermiquement dans un semi-conducteur sans impuretés (notée ni). Environ 1×10¹⁰ cm⁻³ dans le silicium à température ambiante, elle croît rapidement avec la température. À l'équilibre thermique, n × p = ni².
Donneur: Impureté qui fournit des électrons à un semi-conducteur. Pour le silicium, il s'agit d'éléments du groupe V comme le phosphore (P) ou l'arsenic (As), qui donnent un semi-conducteur de type n.
Longueur de diffusion: Distance moyenne parcourue par diffusion par un porteur minoritaire avant de se recombiner. Exprimée à partir du coefficient de diffusion D et de la durée de vie τ par L = √(Dτ). Elle influe fortement sur le rendement des cellules solaires et des photodétecteurs.
Masse effective: Masse apparente utilisée pour traiter un électron ou un trou dans un cristal comme une particule libre soumise à une force extérieure. Elle dépend de la courbure de la bande ; plus elle est faible, plus la mobilité tend à être élevée.
Mobilité: Facilité avec laquelle les porteurs se déplacent sous l'effet d'un champ électrique. Dans le silicium, la mobilité des électrons est supérieure à celle des trous.
Niveau de Fermi: Énergie pour laquelle la probabilité d'occupation par un électron vaut exactement 1/2. Il se rapproche de la bande de conduction dans le type n et de la bande de valence dans le type p.
Quasi-niveau de Fermi: Niveau de Fermi introduit pour décrire séparément les densités d'électrons et de trous d'un semi-conducteur hors équilibre thermique (éclairement, injection de courant). Plus leur écart est grand, plus les porteurs injectés sont nombreux.
Recombinaison Auger: Processus où l'énergie d'une recombinaison électron-trou est transmise non pas à un photon mais à un autre porteur. Marquée à forte concentration de porteurs, elle influe sur la durée de vie dans les couches très dopées et sur la baisse d'efficacité des LED.
Recombinaison SRH (Shockley-Read-Hall): Processus de recombinaison électron-trou via des niveaux profonds (pièges) situés dans la bande interdite. Il détermine principalement la durée de vie des porteurs minoritaires du silicium et s'accélère avec la contamination métallique ou les défauts cristallins.
Relation d'Einstein: Relation D = μkT/q liant le coefficient de diffusion D et la mobilité μ des porteurs. Plus la mobilité d'un matériau est grande, plus la diffusion y est facile.
Semi-conducteur dégénéré: Semi-conducteur si fortement dopé que le niveau de Fermi pénètre dans la bande de conduction ou de valence. Au comportement proche d'un métal, il sert aux diodes tunnel et aux contacts de faible résistance.
Travail de sortie: Différence d'énergie entre le niveau du vide et le niveau de Fermi, soit l'énergie minimale nécessaire pour extraire un électron d'un matériau. Il conditionne la tension de seuil des grilles métalliques et la hauteur des barrières Schottky.

Jonction PN et diodesQuestions sur ce thème →

Capacité de diffusion: Capacité d'une jonction PN en polarisation directe due à l'accumulation des porteurs minoritaires injectés dans les régions neutres. Proportionnelle au courant direct, elle limite le fonctionnement à haute vitesse.
Capacité de jonction (capacité de déplétion): Capacité due au fait que la zone de déplétion d'une jonction PN se comporte comme un condensateur plan. Elle diminue lorsque la polarisation inverse augmente, car la zone de déplétion s'élargit. Les diodes varicap exploitent cette propriété.
Claquage par avalanche: Phénomène où des porteurs accélérés par un fort champ inverse percutent des atomes et créent de nouveaux porteurs, qui se multiplient en chaîne et provoquent un fort courant.
Contact ohmique: Contact métal-semi-conducteur de faible résistance, quel que soit le sens du courant, où courant et tension sont proportionnels. On l'obtient en dopant fortement la surface du semi-conducteur pour faciliter le passage par effet tunnel à travers la barrière.
Diode Schottky: Diode utilisant une jonction métal-semi-conducteur (jonction Schottky). Tension directe faible et absence de stockage de porteurs minoritaires, d'où une commutation rapide.
Diode tunnel (diode Esaki): Diode à jonction PN très fortement dopée des deux côtés, présentant en direct une zone de résistance négative due à l'effet tunnel. Découverte en 1957 par Leo Esaki.
Diode Zener: Diode qui fournit une tension constante en exploitant le fait que sa tension de claquage en inverse est quasiment constante.
Facteur d'idéalité: Le n de l'équation du courant de diode I ∝ exp(qV/nkT). Il vaut 1 si le courant de diffusion domine et tend vers 2 si la recombinaison dans la zone de déplétion domine ; c'est un indicateur de la qualité de la jonction.
Modulation de conductivité: Phénomène par lequel une couche faiblement dopée voit sa résistance chuter fortement sous l'injection de nombreux porteurs minoritaires. Exploité dans les diodes PIN et les IGBT pour concilier tenue en tension élevée et faible tension à l'état passant.
Polarisation directe: Application d'une tension positive côté p et négative côté n. La barrière s'abaisse et le courant passe facilement. Dans le sens inverse (polarisation inverse), le courant est quasi nul.
Potentiel de diffusion (built-in potential): Différence de potentiel présente dans la zone de déplétion d'une jonction PN sans tension appliquée. Environ 0,6 à 0,8 V pour le silicium, elle constitue une barrière qui arrête la diffusion des porteurs.
Temps de recouvrement inverse: Durée pendant laquelle un courant inverse continue de circuler, lorsqu'on applique une tension inverse à une diode passante, jusqu'à disparition des porteurs minoritaires stockés. Source de pertes de commutation et de bruit.
Zone de déplétion (zone de charge d'espace): Région proche de l'interface d'une jonction PN où il n'y a presque pas de porteurs. Elle s'élargit en polarisation inverse.

Transistors bipolairesQuestions sur ce thème →

Distorsion de croisement: Distorsion d'un amplificateur push-pull de classe B, apparaissant autour de 0 V lors du passage d'un transistor à l'autre, aucun ne conduisant. On la réduit en classe AB par un léger courant de polarisation.
Effet Early: Phénomène par lequel une hausse de la tension de collecteur élargit la zone de déplétion base-collecteur, réduit la largeur effective de la base et augmente légèrement le courant de collecteur.
Effet Miller: Effet par lequel une capacité entre l'entrée et la sortie d'un amplificateur inverseur apparaît, vue de l'entrée, multipliée par (1 + gain). Il dégrade la réponse haute fréquence des montages émetteur commun et source commune.
Émetteur suiveur: Amplificateur à collecteur commun. Gain en tension proche de 1, mais impédance d'entrée élevée et impédance de sortie faible ; il sert de tampon pour attaquer l'étage suivant sans affaiblir le signal.
Fréquence de transition: Fréquence à laquelle le gain en courant en émetteur commun tombe à 1, notée fT. Indicateur typique des performances haute fréquence d'un transistor.
Gain en courant (hFE): Rapport entre le courant de collecteur et le courant de base d'un transistor bipolaire (IC/IB).
HBT (transistor bipolaire à hétérojonction): Transistor bipolaire dont l'émetteur et la base sont faits de matériaux à bandes interdites différentes. Il existe des variantes SiGe, GaAs, etc., utilisées dans les amplificateurs haute fréquence.
Miroir de courant: Circuit qui utilise deux transistors appariés pour faire circuler dans l'un le même courant (ou un multiple fixe) que celui imposé dans l'autre. Très utilisé dans les CI analogiques comme source de courant de polarisation ou charge active.
Montage Darlington: Montage où le courant d'émetteur du premier transistor alimente la base du second. Le gain en courant total est à peu près le produit des deux gains, ce qui permet de commander un fort courant avec un faible courant de base.
Montage émetteur commun: Amplificateur dont l'émetteur est la borne commune à l'entrée et à la sortie. Il fournit à la fois un gain en courant et un gain en tension ; c'est le montage le plus utilisé.
Région active: État où la jonction base-émetteur est polarisée en direct et la jonction base-collecteur en inverse. Un courant de collecteur proportionnel au courant de base circule ; utilisé pour l'amplification.
Région de blocage: État d'un transistor bipolaire dont les deux jonctions sont polarisées en inverse et où le courant de collecteur est quasi nul. Correspond à l'état ouvert d'un interrupteur.
Région de saturation: État d'un transistor bipolaire où les jonctions base-émetteur et base-collecteur sont toutes deux polarisées en direct. La tension collecteur-émetteur tombe à environ 0,1 à 0,3 V, ce qui correspond à un interrupteur fermé.

MOSFETQuestions sur ce thème →

CMOS: Technologie de circuit combinant de façon complémentaire des nMOS et des pMOS. En régime établi, presque aucun courant traversant ne circule, d'où une faible consommation.
Couche d'inversion: Couche formée à la surface du semi-conducteur par la tension de grille, où s'accumulent des porteurs de type opposé au type d'origine. Elle constitue le canal du MOSFET.
Courant de court-circuit transitoire: Courant circulant de l'alimentation vers la masse pendant le bref instant où le pMOS et le nMOS d'un circuit CMOS sont simultanément passants lors d'une commutation de l'entrée. Aussi appelé courant de court-circuit, il fait partie de la consommation.
DIBL: Abréviation de Drain Induced Barrier Lowering. Dans un MOSFET à canal court, plus la tension de drain est élevée, plus la barrière de potentiel côté source s'abaisse et plus la tension de seuil diminue. Augmente le courant de fuite à l'état bloqué.
Effet de canal court: Lorsque la longueur de grille diminue, l'influence du champ de drain abaisse la tension de seuil et augmente le courant de fuite à l'état bloqué.
Effet de substrat: Phénomène où une polarisation inverse entre source et substrat (body) augmente la charge de déplétion et élève la tension de seuil. Aussi appelé effet body ; parfois exploité pour ajuster le seuil.
GIDL (fuite de drain induite par la grille): Phénomène où le champ intense dans la zone de recouvrement grille-drain provoque un courant tunnel bande à bande, augmentant la fuite à l'état bloqué. Problématique notamment pour la rétention des données en DRAM.
Modulation de longueur de canal: Phénomène dans un MOSFET en saturation : en augmentant la tension de drain, le point de pincement se déplace vers la source, la longueur de canal effective diminue et le courant de drain augmente légèrement. Il rend la résistance de sortie finie.
Pente sous le seuil (subthreshold swing): Tension de grille nécessaire pour faire varier le courant de drain d'un facteur 10 sous la tension de seuil. La limite théorique à température ambiante est d'environ 60 mV/décade ; plus elle est faible, plus la commutation est franche.
Perçage (punch-through): Phénomène où les zones de déplétion de source et de drain se rejoignent, laissant circuler un courant non contrôlé par la grille. Il survient si le canal est trop court ou le dopage du substrat trop faible.
Porte de transmission: Interrupteur analogique formé d'un nMOS et d'un pMOS en parallèle. Le nMOS transmet bien le 0 et le pMOS le 1, si bien que les deux valeurs passent sans chute de tension.
Saturation de vitesse: Phénomène par lequel, sous un champ électrique intense, la vitesse de dérive des porteurs cesse d'être proportionnelle au champ et plafonne vers 1×10⁷ cm/s. Dans les MOSFET à canal court, le courant de drain devient inférieur à la loi quadratique.
Structure LDD: Abréviation de Lightly Doped Drain. Structure où seule l'extrémité du drain côté grille est faiblement dopée pour atténuer le champ électrique et limiter la dégradation par porteurs chauds.
Tension de bandes plates: Tension de grille pour laquelle les bandes à la surface du semi-conducteur d'une structure MOS ne sont pas courbées. Elle dépend de la différence de travail de sortie entre grille et substrat et des charges dans l'oxyde ; c'est une des composantes de la tension de seuil.
Tension de seuil: Tension de grille à laquelle un canal (couche d'inversion) se forme dans un MOSFET et le courant commence à circuler. Notée Vth.
Transconductance: Rapport entre la variation du courant de drain et celle de la tension de grille, noté gm. Elle traduit la capacité d'amplification du transistor ; le gain d'un amplificateur est environ le produit de gm par la résistance de charge.

Circuits logiquesQuestions sur ce thème →

Additionneur complet: Circuit qui additionne trois entrées (deux bits et la retenue du rang inférieur) et fournit la somme et la retenue vers le rang supérieur. Sans entrée de retenue, c'est un demi-additionneur. Mis en série, il forme un additionneur multibit.
Bascule (flip-flop): Élément de base des circuits séquentiels qui mémorise un bit d'information. La bascule D capture son entrée sur un front d'horloge.
Circuit combinatoire: Circuit logique dont la sortie dépend uniquement des entrées présentes. Exemples : additionneurs, multiplexeurs, décodeurs.
Circuit séquentiel: Circuit logique qui mémorise un état à l'aide de bascules, etc., et dont la sortie dépend à la fois des entrées et des états passés. Exemples : compteurs, registres.
Code de Gray: Code dans lequel un seul bit change entre deux valeurs consécutives. Utilisé dans les codeurs rotatifs et pour transférer des valeurs de compteur entre domaines d'horloge, afin d'éviter les erreurs de lecture.
Complément à deux: Représentation binaire usuelle des entiers négatifs. Inverser les bits puis ajouter 1 change le signe. Sur n bits, elle couvre −2ⁿ⁻¹ à 2ⁿ⁻¹ − 1 et permet d'utiliser l'additionneur pour la soustraction.
Décalage d'horloge (clock skew): Écart entre les instants d'arrivée d'un même signal d'horloge aux différentes bascules. Comme il modifie les marges de setup et de hold, on le minimise par la synthèse de l'arbre d'horloge.
Décodeur: Circuit qui, selon une entrée de n bits, active une seule des 2ⁿ sorties. Utilisé pour sélectionner la ligne à lire ou écrire à partir de l'adresse mémoire. Le circuit inverse est l'encodeur.
Glitch (impulsion parasite): Impulsion indésirable et brève apparaissant en sortie, due par exemple aux différences de délai entre chemins. En logique combinatoire, on parle aussi d'aléa ; dans un CNA, elle survient lors des changements de code.
Lois de De Morgan: Règles de transformation logique : « la négation de (A et B) est (non A) ou (non B) » et « la négation de (A ou B) est (non A) et (non B) ».
Métastabilité: État où, en cas de violation des temps de setup ou de hold d'une bascule, la sortie reste un moment indéterminée entre 0 et 1. On y remédie en synchronisant les signaux asynchrones par deux bascules en série.
Multiplexeur: Circuit qui sélectionne une entrée parmi plusieurs selon un signal de sélection et la transmet en sortie. Aussi appelé sélecteur. Le circuit inverse, qui aiguille une entrée vers une sortie parmi plusieurs, est le démultiplexeur.
Registre à décalage: Circuit de bascules en série qui décale les données d'un bit à chaque coup d'horloge. Utilisé pour la conversion série-parallèle et les chaînes de scan.
Table de vérité: Tableau donnant la sortie pour toutes les combinaisons d'entrées. Elle sert à décrire le fonctionnement d'un circuit logique.
Tableau de Karnaugh: Représentation de la table de vérité d'une fonction logique où les cases adjacentes ne diffèrent que d'un bit. En regroupant les cases à 1, on simplifie visuellement l'expression logique.
Tampon trois états: Tampon qui, en plus de 0 et 1, peut passer dans un état haute impédance où la sortie est déconnectée. Il évite les conflits de sortie lorsque plusieurs circuits partagent un même bus.
Temps d'établissement (setup time): Durée minimale pendant laquelle l'entrée de données d'une bascule doit être stable avant le front actif d'horloge. Les chemins qui ne la respectent pas limitent la fréquence maximale du circuit.
Temps de maintien (hold time): Durée minimale pendant laquelle l'entrée de données d'une bascule doit rester stable après le front actif d'horloge. Une violation ne se corrige pas en réduisant la fréquence ; on ajoute du retard.

Circuits analogiques et électroniquesQuestions sur ce thème →

Amplificateur à transimpédance: Amplificateur qui convertit un courant d'entrée en tension. Le courant est injecté sur l'entrée inverseuse d'un ampli-op et converti en tension par la résistance de contre-réaction. Utilisé pour lire le signal des photodiodes.
Amplificateur d'instrumentation: Amplificateur différentiel, composé par exemple de 3 ampli-op, à forte impédance d'entrée et CMRR élevé. Utilisé pour amplifier avec précision les faibles signaux différentiels des capteurs.
Amplificateur différentiel: Circuit qui amplifie la différence entre deux entrées et rejette la composante commune (bruit, etc.). Il sert d'étage d'entrée des amplificateurs opérationnels.
Amplificateur opérationnel (ampli-op): Amplificateur à entrée différentielle et à gain très élevé. Utilisé avec une contre-réaction pour réaliser des amplificateurs, des filtres, etc.
Bruit en 1/f (bruit de scintillation): Bruit d'autant plus important que la fréquence est basse. Dans un MOSFET, il provient du piégeage et dépiégeage des porteurs par les pièges à l'interface avec l'isolant de grille ; il pénalise les circuits analogiques basse fréquence.
Bruit thermique (bruit de Johnson): Bruit produit par l'agitation thermique des électrons dans une résistance. La valeur quadratique moyenne de la tension vaut 4kTRΔf, proportionnelle à la température, à la résistance et à la bande passante.
CMRR (taux de réjection du mode commun): Dans un amplificateur différentiel, rapport entre le gain en mode différentiel et le gain du signal de mode commun appliqué identiquement aux deux entrées. Plus il est grand, mieux le bruit commun capté par le câblage est rejeté.
Comparateur: Circuit qui compare deux tensions d'entrée et fournit le résultat sous forme binaire H ou L. C'est aussi un élément de base des convertisseurs analogique-numérique.
Constante de temps: Grandeur qui exprime la rapidité de la réponse indicielle d'un circuit RC, etc. ; pour un circuit RC, τ = RC. Au bout de τ, environ 63 % de la valeur finale est atteint, et le régime est quasiment établi après environ 5τ.
Contre-réaction: Réinjection d'une partie de la sortie vers l'entrée avec une polarité opposée. Le gain diminue, mais il se stabilise et la distorsion ainsi que la bande passante s'améliorent.
Court-circuit virtuel: Propriété d'un ampli-op idéal contre-réactionné : les tensions des deux entrées sont pratiquement égales. Bien qu'aucun courant ne circule, on peut les traiter comme court-circuitées, ce qui simplifie le calcul du gain des amplificateurs.
Fréquence de coupure: Fréquence à laquelle la sortie d'un filtre ou d'un amplificateur chute de 3 dB (environ 0,707 fois) par rapport à la bande passante. Pour un circuit RC : 1/(2πRC).
LDO: Abréviation de Low Drop-Out : régulateur linéaire fonctionnant même avec une faible différence entre tensions d'entrée et de sortie. Peu bruyant, mais il dissipe en chaleur le produit de cette différence de tension par le courant.
Marge de phase: Marge restante, à la fréquence où le gain de boucle vaut 1 (0 dB), avant que le retard de phase n'atteigne 180°. Faible, la réponse oscille ; nulle ou négative, le circuit oscille. On vise en général au moins 45 à 60°.
PLL (boucle à verrouillage de phase): Circuit qui détecte l'écart de phase avec une horloge de référence et commande un oscillateur pour produire une horloge synchronisée sur la référence, à une fréquence multiple par exemple. Utilisé pour générer l'horloge des CPU et pour la synthèse de fréquence radio.
Produit gain-bande (GBW): Produit du gain et de la bande passante d'un amplificateur opérationnel, à peu près constant. Par exemple, avec un GBW de 1 MHz, un montage de gain 10 a une bande d'environ 100 kHz.
PSRR (taux de réjection de l'alimentation): Indicateur de la faible transmission des variations de tension d'alimentation vers la sortie du circuit. Plus il est grand, plus le circuit résiste au bruit d'alimentation.
Référence de tension bandgap: Circuit qui additionne la tension d'une diode, décroissante avec la température, et une tension croissante avec la température pour obtenir une référence d'environ 1,2 V peu dépendante de la température. Très utilisé dans les CAN et circuits d'alimentation.
Suiveur de tension: Montage à amplificateur opérationnel de gain 1, dont la sortie est reliée directement à l'entrée inverseuse. Impédance d'entrée élevée et impédance de sortie faible : utilisé comme tampon.
Trigger de Schmitt: Circuit dont le seuil diffère selon que l'entrée monte ou descend (hystérésis). Sa sortie ne rebondit pas, même avec des signaux lents ou bruités.
Vitesse de balayage (slew rate): Vitesse maximale de variation de la tension de sortie d'un ampli-op, exprimée en V/µs. Si elle est insuffisante, les signaux de grande amplitude et de haute fréquence sont déformés.

Conversion A/N et N/AQuestions sur ce thème →

ADC pipeline: Convertisseur A/N qui répartit la conversion sur plusieurs étages travaillant à la chaîne : chaque étage détermine quelques bits et transmet l'erreur résiduelle à l'étage suivant. Allie grande vitesse et résolution moyenne à élevée.
ADC ΔΣ: ADC qui suréchantillonne à haute fréquence, repousse le bruit de quantification vers les hautes fréquences puis le filtre. Utilisé pour les applications haute résolution comme l'audio et la mesure.
CAN à approximations successives (SAR): CAN qui détermine les bits un par un à partir du bit de poids fort à l'aide d'un CNA interne et d'un comparateur. Bon compromis entre vitesse, précision et consommation.
CAN flash: Convertisseur analogique-numérique le plus rapide, comparant l'entrée en une fois à l'aide de nombreux comparateurs. N bits nécessitent 2ᴺ − 1 comparateurs, si bien que le circuit grossit rapidement avec la résolution.
CNA à réseau R-2R: Convertisseur numérique-analogique formé d'une échelle de résistances de deux valeurs seulement, R et 2R. Peu de valeurs de résistances, et le rapport des valeurs ne grandit pas avec le nombre de bits.
Code manquant: Défaut d'un CAN dont un code de sortie n'apparaît jamais, quelle que soit la variation de l'entrée. Il survient lorsque la DNL atteint −1 LSB.
DNL (non-linéarité différentielle): Erreur indiquant l'écart entre la largeur de pas entre codes adjacents d'un convertisseur et le 1 LSB idéal. À −1 LSB, un code manquant apparaît.
Échantillonneur-bloqueur: Circuit qui capture la tension du signal d'entrée à un instant donné (échantillonnage) et la maintient constante (blocage) jusqu'à la fin de la conversion A/N. Composé d'un interrupteur et d'un condensateur.
ENOB (nombre effectif de bits): Performance réelle d'un CAN, bruit et distorsion compris (SINAD), convertie en nombre de bits d'un CAN idéal. Il n'est pas rare qu'un CAN 12 bits ait un ENOB d'environ 10 bits.
Erreur de quantification: Erreur introduite en arrondissant une valeur analogique continue à une valeur numérique sur un nombre fini de bits. Au maximum la moitié d'un LSB.
Fréquence de Nyquist: Moitié de la fréquence d'échantillonnage. Les composantes au-delà apparaissent, une fois échantillonnées, comme des signaux de plus basse fréquence (repliement, aliasing).
Gigue (jitter): Fines fluctuations temporelles, par rapport à l'idéal, de l'instant des fronts d'une horloge ou d'un signal. Lors de l'échantillonnage de signaux haute fréquence, même une faible gigue entraîne une grande erreur de tension.
INL (non-linéarité intégrale): Écart maximal entre la caractéristique entrée-sortie réelle d'un CAN ou d'un CNA et la droite idéale. Elle correspond au cumul des DNL.
Mise en forme du bruit (noise shaping): Technique qui repousse le bruit de quantification vers les hautes fréquences par une boucle de rétroaction, réduisant le bruit dans la bande du signal. Combinée au suréchantillonnage dans les CAN ΔΣ pour obtenir une haute résolution.
Repliement de spectre (aliasing): Phénomène par lequel les composantes au-delà de la moitié de la fréquence d'échantillonnage apparaissent faussement comme des composantes de basse fréquence. On l'évite avec un filtre passe-bas avant la conversion A/N.
Suréchantillonnage: Échantillonnage à une fréquence nettement supérieure à celle requise par le signal (deux fois la fréquence de Nyquist). Le bruit de quantification est étalé sur une large bande, ce qui réduit le bruit dans la bande du signal. Principe de base des ADC ΔΣ.
Théorème d'échantillonnage: Théorème selon lequel un signal peut être reconstitué s'il est échantillonné à une fréquence supérieure au double de sa fréquence maximale. Aussi appelé théorème de Nyquist-Shannon.

Composants

DRAMQuestions sur ce thème →

Amplificateur de lecture (sense amplifier): Circuit qui amplifie la faible différence de tension lue sur une cellule mémoire et détermine s'il s'agit d'un 0 ou d'un 1.
Banc (bank): Subdivision interne d'une DRAM en plusieurs zones pouvant fonctionner indépendamment. En chevauchant activations et accès sur des bancs différents, on améliore les performances d'accès effectives.
Cellule 1T1C: Cellule mémoire de DRAM qui stocke 1 bit avec un transistor et un condensateur. La présence ou l'absence de charge dans le condensateur représente 0 ou 1.
DDR SDRAM: DRAM synchrone qui transfère les données sur les fronts montants et descendants de l'horloge. Ses générations successives (DDR4, DDR5) ont accru le débit. Standard de la mémoire principale des PC et serveurs.
DIMM: Module mémoire regroupant plusieurs puces DRAM sur une petite carte, à insérer dans un emplacement d'ordinateur ou de serveur.
ECC (code correcteur d'erreurs): Mécanisme qui ajoute des bits redondants aux données pour détecter et corriger les bits erronés à la lecture. Utilisé dans la mémoire serveur, la mémoire flash et à l'intérieur des puces DDR5.
Latence CAS: Nombre de cycles d'horloge entre la commande de lecture spécifiant l'adresse de colonne et la sortie des données en DRAM. Abrégée CL ; plus elle est faible, plus la réponse est rapide.
Ligne de bit: Ligne servant à lire et écrire les données des cellules mémoire. En DRAM, la faible variation de potentiel de la ligne de bit due à la charge de la cellule est amplifiée par un amplificateur de lecture.
Ligne de mot (word line): Ligne reliée aux grilles des transistors des cellules mémoire, qui sélectionne la rangée à lire ou à écrire.
LPDDR: Abréviation de Low Power DDR. Norme de DRAM pour smartphones et ordinateurs portables, avec tension d'alimentation réduite et fonctions d'économie d'énergie renforcées.
Mur de la mémoire (memory wall): Problème selon lequel l'amélioration de la bande passante et de la latence mémoire ne suit pas celle de la puissance de calcul des processeurs, ce qui limite les performances globales. Traité par la HBM, des caches plus grands, le packaging avancé, etc.
Précharge: Opération qui charge les lignes de bit à un potentiel déterminé (par exemple la moitié de la tension d'alimentation en DRAM) avant la lecture mémoire. En DRAM, désigne aussi la fermeture de la ligne ouverte en vue d'activer la suivante.
Rafraîchissement (refresh): Opération qui lit puis réécrit périodiquement les données d'une DRAM avant que la charge des condensateurs ne soit perdue par fuite.
Réparation par redondance: Technique qui remplace les lignes ou colonnes contenant des cellules défectueuses par des lignes ou colonnes de réserve. Les défauts sont localisés au test et la commutation se fait par fusibles, etc. Elle améliore fortement le rendement.
Rowhammer: Phénomène où l'activation répétée d'une même ligne de DRAM en peu de temps fait perdre leur charge aux cellules des lignes voisines et inverse des bits. Exploitable pour des attaques, il fait l'objet de contre-mesures côté DRAM et contrôleur mémoire.

SRAM et mémoire flashQuestions sur ce thème →

3D NAND: Flash NAND dont les cellules sont empilées verticalement en grand nombre pour augmenter la capacité. Introduite pour dépasser les limites de la miniaturisation planaire, elle dépasse 200 couches.
Amplification d'écriture (write amplification): Situation où la quantité de données réellement écrite dans la mémoire flash dépasse celle écrite par l'hôte, à cause du ramasse-miettes, etc. Plus elle est forte, plus la durée de vie du SSD diminue.
Cellule à piégeage de charge: Cellule de mémoire flash qui stocke les électrons dans des pièges d'un isolant, comme le nitrure de silicium, au lieu d'une grille flottante. Principalement utilisée dans la 3D NAND.
Cellule SRAM 6T: Cellule mémoire de SRAM composée de deux inverseurs croisés (4 transistors) et de deux transistors d'accès.
Courant tunnel FN (Fowler-Nordheim): Courant d'électrons qui traversent par effet tunnel la barrière triangulaire d'un isolant mince sous fort champ électrique. Utilisé pour l'écriture et l'effacement des flash NAND.
Grille flottante: Électrode d'une cellule de mémoire flash entièrement entourée d'isolant. Y stocker des électrons modifie la tension de seuil du transistor, et les données sont conservées même hors tension.
Mémoire flash NAND: Mémoire non volatile dont les cellules sont connectées en série. Très dense et facile à porter à grande capacité, elle est utilisée dans les SSD et les cartes mémoire.
Mémoire flash NOR: Mémoire flash dont les cellules sont connectées en parallèle. Lecture aléatoire rapide ; utilisée notamment pour stocker les programmes des microcontrôleurs.
Mémoire non volatile: Mémoire qui conserve les données même hors tension, comme la mémoire flash ou la MRAM. La DRAM et la SRAM sont volatiles.
NVMe: Norme d'interface permettant d'exploiter à grande vitesse des SSD connectés en PCI Express. Elle traite de nombreuses commandes en parallèle et offre une latence inférieure au SATA, conçu pour les disques durs.
Perturbation en lecture (read disturb): En flash NAND, phénomène où des lectures répétées d'un même bloc appliquent une faible tension aux cellules non lues, dont la tension de seuil dérive peu à peu.
Ramasse-miettes (garbage collection): Dans un SSD, opération qui déplace uniquement les données valides d'un bloc contenant des données invalides vers un autre emplacement, puis efface ce bloc pour libérer de l'espace.
Répartition de l'usure (wear leveling): Technique qui répartit les écritures pour éviter qu'elles se concentrent sur certains blocs de la mémoire flash, afin d'en prolonger la durée de vie.
SLC (cellule à un niveau): Mode de mémoire flash stockant 1 bit par cellule. Avec seulement deux états de tension de seuil, il est plus rapide et supporte plus de cycles de réécriture que les modes multiniveaux.
TLC (cellule à trois niveaux): Mode de stockage de 3 bits par cellule de mémoire flash. Il faut distinguer 8 états de tension de seuil ; le coût par capacité baisse mais l'endurance en réécriture diminue. 4 bits par cellule correspond au QLC.
TRIM: Commande par laquelle le système d'exploitation signale au SSD les zones des fichiers supprimés. Le SSD connaissant les données devenues inutiles, l'efficacité du ramasse-miettes (garbage collection) s'améliore.

Mémoires émergentesQuestions sur ce thème →

3D XPoint: Mémoire non volatile à points de croisement développée conjointement par Intel et Micron. Empilant un matériau à changement de phase et un sélecteur OTS, elle a été commercialisée sous le nom « Optane », mais l'arrêt de l'activité a été annoncé en 2022.
Calcul en mémoire (in-memory computing): Approche qui effectue des calculs comme les multiplications-accumulations dans la matrice mémoire, afin de réduire les transferts de données entre mémoire et processeur. Des recherches visent à utiliser des éléments à variation de résistance pour l'inférence d'IA.
Chalcogénure: Composé contenant des éléments du groupe 16 comme le soufre, le sélénium ou le tellure. Utilisé comme matériau d'enregistrement des mémoires à changement de phase (GST, etc.) et dans les sélecteurs (OTS) qui deviennent brusquement conducteurs au-delà d'une certaine tension.
FeFET (transistor ferroélectrique): Transistor dont l'isolant de grille est ferroélectrique. La tension de seuil dépend du sens de la polarisation, ce qui permet une mémorisation non volatile avec un seul transistor et une lecture non destructive.
FeRAM (mémoire ferroélectrique): Mémoire non volatile qui stocke l'information par le sens de polarisation d'un matériau ferroélectrique. Écriture rapide et faible consommation ; utilisée notamment dans les cartes à puce.
Formage (forming): Étape d'initialisation d'une ReRAM après fabrication, consistant à appliquer une tension relativement élevée pour créer le filament conducteur à l'origine de la variation de résistance.
Jonction tunnel magnétique (MTJ): Structure où une fine couche isolante est prise entre deux couches magnétiques. La résistance est faible quand les aimantations sont parallèles et élevée quand elles sont opposées. Élément de mémorisation de la MRAM.
Mémoire crosspoint: Mémoire dont les éléments de stockage sont placés aux intersections de lignes croisées. Très dense, mais elle requiert un sélecteur en série avec chaque élément pour éviter les courants parasites vers les cellules non sélectionnées.
MRAM: Mémoire non volatile qui stocke l'information grâce à la différence de résistance selon l'orientation de l'aimantation d'une jonction tunnel magnétique (MTJ).
PCM (mémoire à changement de phase): Mémoire non volatile qui stocke l'information grâce à la différence entre l'état cristallin (faible résistance) et l'état amorphe (forte résistance) d'un matériau chalcogénure.
ReRAM (mémoire résistive): Mémoire non volatile qui crée ou rompt par une tension un chemin conducteur dans un oxyde, et stocke l'information par la différence de résistance.
SOT-MRAM: MRAM dont l'aimantation est renversée par le couple spin-orbite produit par un courant circulant dans une couche de métal lourd. Les chemins d'écriture et de lecture sont séparés ; rapide et endurante.
Storage Class Memory: Mémoire non volatile visant à combler l'écart de vitesse, de capacité et de coût entre la DRAM et la flash NAND. Les produits basés sur 3D XPoint en étaient l'exemple type.
STT-MRAM: MRAM qui écrit en inversant l'aimantation de la couche de stockage de la MTJ par le couple de transfert de spin d'un courant polarisé en spin. Produite en volume comme mémoire non volatile embarquée.
Taux TMR: Dans une MTJ, différence de résistance entre l'état d'aimantation antiparallèle et l'état parallèle, divisée par la résistance à l'état parallèle. Plus il est élevé, plus il est facile de distinguer 0 et 1. Une barrière en MgO permet d'obtenir de grandes valeurs.

CPU et architectureQuestions sur ce thème →

Architecture de von Neumann: Organisation d'ordinateur où programme et données résident dans la même mémoire principale, les instructions étant lues et exécutées séquentiellement.
Architecture du jeu d'instructions (ISA): Spécification du processeur vue par le logiciel : instructions exécutables, registres, etc. Exemples : x86, Arm, RISC-V.
Cohérence de cache: Mécanisme qui maintient la cohérence du contenu lorsque les caches de plusieurs cœurs d'un CPU multicœur contiennent des données de même adresse. Lorsqu'un cœur écrit, les anciennes copies des autres cœurs sont par exemple invalidées.
DMA (accès direct à la mémoire): Mécanisme de transfert direct des données entre un périphérique et la mémoire sans passer par le CPU. Le CPU peut poursuivre d'autres traitements pendant les transferts volumineux.
DVFS (ajustement dynamique de la tension et de la fréquence): Technique qui modifie dynamiquement la fréquence de fonctionnement et la tension d'alimentation selon la charge. La consommation dynamique étant proportionnelle au carré de la tension, l'abaisser lors des traitements légers procure d'importantes économies d'énergie.
Exécution dans le désordre (out-of-order): Méthode qui analyse les dépendances entre instructions et exécute celles qui sont prêtes dans un ordre différent de celui du programme pour gagner en performance. Les résultats sont validés dans l'ordre d'origine grâce au tampon de réordonnancement.
GPU: Abréviation de Graphics Processing Unit. Processeur doté de très nombreuses unités de calcul simples, qui traite en parallèle de grandes quantités de données. Utilisé pour le graphisme ainsi que pour l'entraînement et l'inférence en IA.
Interruption: Mécanisme du CPU qui suspend temporairement le traitement en cours, en réponse par exemple à une requête d'un périphérique, pour exécuter en priorité le traitement correspondant, puis reprend le traitement initial.
IPC: Abréviation de Instructions Per Cycle : nombre d'instructions exécutées par cycle d'horloge. Il exprime l'efficacité de conception du CPU ; la performance est environ le produit de l'IPC par la fréquence d'horloge. Son inverse est le CPI.
Loi d'Amdahl: Loi selon laquelle, lorsqu'on ne parallélise qu'une partie d'un programme, l'accélération globale est limitée par la partie non parallélisable. Par exemple, même en parallélisant 90 %, le gain ne dépasse pas 10 fois.
Mémoire cache: Mémoire rapide de faible capacité placée près du CPU. Elle conserve les données fréquemment utilisées pour compenser l'écart de vitesse avec la mémoire principale. Réalisée principalement en SRAM.
Mémoire virtuelle: Mécanisme par lequel le système d'exploitation et le matériel associent les adresses utilisées par les programmes (adresses virtuelles) aux adresses réelles de la mémoire (adresses physiques). Chaque programme dispose d'un vaste espace mémoire indépendant.
Microcontrôleur: Petit ordinateur réunissant sur une puce un CPU, de la mémoire et des périphériques comme des timers ou un CAN. Intégré dans l'électroménager, l'automobile, etc., il en assure la commande. Aussi appelé MCU.
NPU (unité de traitement neuronal): Circuit dédié à l'inférence des réseaux de neurones d'IA, rapide et à faible consommation. Intégré aux SoC des smartphones et des PC.
Pipeline: Méthode qui découpe le traitement des instructions en étapes (lecture, décodage, exécution, etc.) et traite plusieurs instructions simultanément en les décalant.
Prédiction de branchement: Technique qui prédit le résultat d'un branchement conditionnel avant son exécution afin de traiter les instructions suivantes sans arrêter le pipeline. En cas d'erreur, le traitement est repris.
Réseau systolique: Architecture qui dispose de nombreux multiplieurs-accumulateurs en grille et calcule des produits matriciels en faisant circuler les données d'un opérateur à son voisin. Utilisée dans les accélérateurs d'IA.
SIMD: Abréviation de Single Instruction, Multiple Data. Mode où une seule instruction applique la même opération à plusieurs données à la fois. Accélère le traitement d'images et les calculs d'IA.
SMT (multithreading simultané): Technique qui traite simultanément les instructions de plusieurs threads dans un même cœur pour mieux utiliser ses unités de calcul. Intel l'appelle Hyper-Threading.
Superscalaire: Architecture de processeur qui émet et exécute plusieurs instructions simultanément par cycle d'horloge. Plusieurs unités de calcul traitent en parallèle des instructions indépendantes.
TDP (enveloppe thermique): Indication de la chaleur dégagée par un CPU, etc., fonctionnant sous une charge élevée typique. Sert de base au dimensionnement du refroidissement.
TLB (tampon de traduction d'adresses): Petit cache qui conserve les résultats de traduction d'adresses virtuelles en adresses physiques. Il évite de parcourir à chaque fois la table des pages en mémoire et accélère la traduction.

Semi-conducteurs de puissanceQuestions sur ce thème →

Circuit d'amortissement (snubber): Circuit, composé de résistances, de condensateurs, etc., placé en parallèle d'un composant de puissance pour limiter les surtensions et oscillations (ringing) survenant lors des commutations.
Commutation douce (soft switching): Commutation effectuée lorsque la tension aux bornes de l'interrupteur ou le courant qui le traverse est quasi nul. Elle comprend la commutation à tension nulle (ZVS), etc., et réduit les pertes de commutation et le bruit.
Convertisseur DC-DC: Circuit qui convertit une tension continue en une autre tension continue. Il utilise un interrupteur, une inductance et un condensateur ; il existe des abaisseurs (buck) et des élévateurs (boost).
Courant de traînée (tail current): Courant qui, à l'ouverture d'un IGBT, ne s'annule pas immédiatement à cause des porteurs minoritaires stockés et continue de circuler en traînée. Source de pertes à l'ouverture.
Diode de structure (body diode): Diode parasite formée entre source et drain par la structure même du MOSFET de puissance. Utilisable comme diode de roue libre dans un onduleur, mais son recouvrement inverse doit être surveillé.
IGBT: Transistor bipolaire à grille isolée. Commandé par une grille MOS, il obtient grâce à la modulation de conductivité une faible tension à l'état passant, même à haute tension de blocage.
MOSFET à superjonction: MOSFET de puissance dont la couche de dérive comporte une alternance de colonnes p et n. La concentration de la couche de dérive peut être augmentée sans perdre en tenue en tension, d'où une résistance à l'état passant inférieure à la limite théorique du silicium.
MOSFET de puissance: MOSFET conçu pour supporter des courants et des tensions élevés. Commutation rapide ; très utilisé dans les circuits d'alimentation.
Normalement bloqué (normally-off): Caractéristique d'un composant qui ne conduit pas lorsque la tension de grille est de 0 V. Le courant ne continue pas de circuler en cas de panne du circuit de commande, ce qui est exigé pour la sécurité des composants de puissance.
Pertes de commutation: Pertes dues à la présence simultanée de tension et de courant pendant la transition marche-arrêt d'un semi-conducteur de puissance. Elles augmentent avec la fréquence.
Pilote de grille (gate driver): Circuit qui reçoit les signaux du circuit de commande et pilote la grille d'un composant de puissance avec une tension appropriée et un courant suffisant. Beaucoup intègrent une isolation ou une translation de niveau pour commander l'interrupteur côté haute tension.
Résistance à l'état passant (RDS(on)): Résistance du chemin de conduction d'un semi-conducteur de puissance à l'état passant. Plus elle est faible, plus les pertes en conduction sont réduites.
SiC (carbure de silicium): Semi-conducteur à large bande interdite d'environ 3,3 eV. Son champ de claquage élevé en fait un matériau de choix pour les composants de puissance haute tension et à faibles pertes.
Temps mort: Bref intervalle pendant lequel les interrupteurs haut et bas d'un onduleur sont tous deux bloqués lors de la commutation. Il évite qu'ils conduisent simultanément et court-circuitent l'alimentation.
Tenue au court-circuit: Durée pendant laquelle un composant de puissance peut supporter sans destruction un court-circuit, par exemple quand les interrupteurs haut et bas d'un onduleur conduisent simultanément. Le circuit de protection doit couper le courant dans ce délai.

Capteurs d'images et composants optiquesQuestions sur ce thème →

Bruit à motif fixe: Bruit qui apparaît à chaque fois au même endroit et de la même façon, dû aux dispersions de caractéristiques entre pixels ou circuits de lecture. On l'élimine par double échantillonnage corrélé ou par correction.
Bruit de grenaille (shot noise): Bruit dû aux fluctuations statistiques du nombre de photons ou d'électrons. Pour un signal de N électrons, son amplitude est proportionnelle à √N : il est donc relativement plus important quand la lumière est faible.
Capacité de puits (full well capacity): Nombre maximal d'électrons qu'un pixel de capteur d'image peut stocker. Plus il est élevé, plus les zones claires sont rendues sans saturation et plus la plage dynamique est étendue.
Capteur d'image CCD: Capteur d'image qui transfère les charges des pixels de proche en proche, comme une chaîne de seaux, et les convertit en tension à l'étage de sortie. Faible bruit et haute qualité d'image, mais forte consommation ; il a été remplacé par le CMOS dans la plupart des usages.
Capteur d'image CMOS: Capteur d'image fabriqué en technologie CMOS, avec un circuit d'amplification par pixel. Faible consommation et intégration possible des circuits périphériques ; standard des caméras de smartphones.
Capteur d'image CMOS empilé: Capteur d'image dont la matrice de pixels et les circuits de traitement du signal sont fabriqués sur des puces distinctes puis superposées et assemblées. Chacune utilise le procédé adapté, ce qui réduit la taille et accélère le traitement.
Courant d'obscurité: Courant circulant dans une photodiode en l'absence de lumière. Dû notamment à la génération thermique de porteurs, il croît avec la température et produit du bruit dans les images sombres.
Double échantillonnage corrélé (CDS): Traitement qui calcule la différence entre la tension à la réinitialisation du pixel et la tension à la lecture du signal. Il élimine le bruit de réinitialisation et l'offset propre à chaque pixel.
Éclairage par la face arrière (BSI): Capteur d'image où la lumière entre par la face arrière du substrat, sans couches d'interconnexion. La lumière n'est pas masquée par le câblage, d'où une sensibilité élevée même avec de petits pixels.
Matrice de Bayer: Disposition de filtres colorés rouge, vert, vert, bleu sur des blocs de 2×2 pixels. Le vert, auquel l'œil est le plus sensible, est doublé. Les couleurs manquantes de chaque pixel sont interpolées à partir des voisins (dématriçage).
Microlentille: Petite lentille placée au-dessus de chaque pixel d'un capteur d'image. Elle concentre la lumière et la guide efficacement vers la photodiode pour augmenter la sensibilité.
Obturateur déroulant (rolling shutter): Mode où l'exposition et la lecture se font successivement, ligne de pixels par ligne. Circuit simple, mais les sujets rapides sont déformés. Le mode exposant tous les pixels simultanément est l'obturateur global.
Obturateur global (global shutter): Obturateur électronique qui expose tous les pixels simultanément. Contrairement à l'obturateur déroulant, qui lit les lignes successivement, il ne déforme pas l'image des objets en mouvement.
Photodiode: Diode qui génère des charges (un courant) sous l'effet de la lumière. Elle sert d'élément photosensible dans les pixels des capteurs d'image.
Photodiode enterrée (pinned photodiode): Photodiode dont la zone photosensible est éloignée de la surface par une couche p+ fortement dopée. Elle limite le courant d'obscurité dû aux états d'interface et permet un transfert complet des charges. Standard des capteurs d'image CMOS actuels.
Rendement quantique: Proportion des photons incidents convertis en électrons de signal. Plus il est élevé, meilleure est la sensibilité.
SPAD (photodiode à avalanche à photon unique): Photodétecteur polarisé en inverse au-delà de la tension de claquage, qui produit une forte impulsion par multiplication en avalanche même pour un seul photon. Utilisé pour la mesure de distance, notamment en LiDAR.
ToF (Time of Flight): Méthode qui détermine la distance à partir du temps mis par la lumière émise pour revenir après réflexion sur l'objet. Les capteurs ToF servent à la reconnaissance faciale, en robotique, dans les LiDAR automobiles, etc.

Semi-conducteurs composésQuestions sur ce thème →

Chute d'efficacité (efficiency droop): Phénomène où, dans les LED à base d'InGaN, l'efficacité lumineuse diminue lorsque le courant augmente. On l'attribue notamment à la recombinaison Auger.
Ga2O3 (oxyde de gallium): Semi-conducteur oxyde dont la bande interdite, environ 4,5 à 4,9 eV, dépasse celle de SiC et GaN. Les cristaux pouvant être tirés à partir du bain fondu, il est étudié comme matériau de puissance de nouvelle génération.
GaAs (arséniure de gallium): Semi-conducteur composé III-V formé de gallium et d'arsenic. À bande interdite directe d'environ 1,42 eV et à haute mobilité électronique, il sert aux transistors haute fréquence, aux LED infrarouges et aux lasers.
GaN (nitrure de gallium): Semi-conducteur composé III-V dont la bande interdite est d'environ 3,4 eV. Utilisé pour les LED bleues et les composants haute fréquence et de puissance.
Gap direct: Structure de bandes où le minimum de la bande de conduction et le maximum de la bande de valence se situent au même vecteur d'onde. La recombinaison électron-trou émet efficacement de la lumière. Exemple : GaAs.
Gaz bidimensionnel d'électrons (2DEG): Couche d'électrons à haute densité confinée dans une fine couche à l'interface d'une hétérojonction comme AlGaN/GaN. Peu diffusée par les impuretés et très mobile, elle sert de canal aux HEMT.
HEMT (transistor à haute mobilité électronique): Transistor dont le canal est le gaz bidimensionnel d'électrons à haute mobilité formé à l'interface d'une hétérojonction. Utilisé pour les applications haute fréquence et forte puissance.
InP (phosphure d'indium): Semi-conducteur composé d'indium et de phosphore. Utilisé comme substrat pour la croissance en accord de maille d'InGaAs, etc., pour les lasers et photodétecteurs des télécommunications par fibre optique et les transistors rapides.
Loi de Vegard: Loi empirique selon laquelle le paramètre de maille d'un alliage varie de façon quasi linéaire avec la composition. Sert à déterminer la composition accordée en maille au substrat visé.
MMIC: Abréviation de Monolithic Microwave Integrated Circuit. CI haute fréquence intégrant sur un substrat comme le GaAs des transistors ainsi que des composants passifs tels qu'inductances et condensateurs.
Puits quantique: Structure où une fine couche de quelques nm à faible bande interdite est prise en sandwich entre des couches à large bande interdite. Elle confine les porteurs et favorise la recombinaison ; utilisée comme couche active des LED et des lasers.
Semi-conducteur à large bande interdite: Semi-conducteur dont la bande interdite est plus large que celle du silicium, comme SiC ou GaN. Champ de claquage élevé, adapté au fonctionnement à haute tension et haute température.
Semi-conducteur composé III-V: Semi-conducteur formé d'éléments du groupe III (Ga, In, Al, etc.) et du groupe V (As, P, N, etc.). Exemples : GaAs, InP, GaN.
Semi-conducteur en alliage: Semi-conducteur cristallin mélangeant plusieurs éléments, comme AlGaAs ou InGaN. En faisant varier la composition, on ajuste continûment la bande interdite et le paramètre de maille.
Structure wurtzite: Structure cristalline hexagonale adoptée par le GaN, le ZnO, etc. Une polarisation apparaît selon l'orientation du cristal ; c'est elle qui crée le gaz d'électrons bidimensionnel des HEMT GaN.
VCSEL (laser à cavité verticale émettant par la surface): Laser à semi-conducteur émettant perpendiculairement au substrat. Testable sur plaquette et facile à disposer en matrice 2D, il sert de source pour les communications de données et la reconnaissance faciale.

Transistors avancés (FinFET et GAA)Questions sur ce thème →

CFET (FET complémentaire): Structure empilant verticalement les transistors nMOS et pMOS. En développement car elle permettrait de réduire fortement la surface des circuits CMOS.
DTCO (co-optimisation conception-technologie): Démarche qui, face aux difficultés de miniaturisation, étudie conjointement la conception des circuits et la technologie de procédé pour optimiser la surface et les performances des cellules.
EOT (épaisseur d'oxyde équivalente): Épaisseur d'un film de SiO2 donnant la même capacité de grille qu'un isolant de grille, par exemple high-k. Même avec un film physiquement épais, l'EOT peut être faible, ce qui assure la capacité de grille tout en limitant le courant tunnel.
FD-SOI (SOI totalement déplété): Technologie où les transistors sont formés dans une couche de silicium très mince au-dessus d'un oxyde enterré, le canal étant totalement déplété. Le canal peut être peu dopé, et la tension de seuil s'ajuste facilement par polarisation du substrat.
FinFET: Transistor à structure tridimensionnelle dont la grille entoure sur trois côtés un canal dressé en forme d'ailette (fin). Il limite facilement les effets de canal court.
Fluctuation aléatoire des dopants (RDF): Dans les transistors très fins, dispersion de la tension de seuil due aux variations statistiques du nombre et de la position des atomes dopants dans le canal. Réduite par le FinFET ou le FD-SOI, qui autorisent un canal faiblement dopé.
GAA (grille enrobante, gate-all-around): Structure de transistor où la grille entoure le canal de tous côtés. Meilleur contrôle du courant que le FinFET ; utilisée pour la génération qui succède au FinFET.
Gate-last (grille métallique de remplacement): Procédé qui forme d'abord le transistor avec une grille factice, puis, après les étapes à haute température comme l'activation des source et drain, retire cette grille et la remplace par un film high-k et une grille métallique.
High-k/grille métallique: Association d'un isolant de grille à forte permittivité et d'une électrode de grille métallique. Elle limite les fuites de grille tout en conservant la capacité de grille.
Nanofeuillet (nanosheet): Structure de transistor GAA où plusieurs canaux de silicium en forme de fines feuilles sont empilés verticalement, chacun entouré par la grille. La largeur des feuillets permet d'ajuster le courant.
SADP (double patterning auto-aligné): Technique qui forme des films (espaceurs) sur les flancs d'un motif central, retire ce dernier et utilise les espaceurs comme masque pour obtenir un pas égal à la moitié de la limite lithographique. Répétée deux fois, c'est la SAQP.

MEMS et capteursQuestions sur ce thème →

Accéléromètre: Capteur qui détecte l'accélération à partir du mouvement d'une petite masse suspendue à un ressort. Utilisé pour détecter l'orientation des smartphones, dans les airbags, etc.
Capteur à effet Hall: Capteur qui détecte un champ magnétique grâce à l'effet Hall. Un champ appliqué à un semi-conducteur parcouru par un courant fait apparaître une tension perpendiculaire au courant et au champ. Utilisé notamment pour détecter la rotation des moteurs.
Détection capacitive: Méthode qui détecte un déplacement, une pression, etc. à partir de la variation de capacité entre une électrode mobile et une électrode fixe. Très répandue dans les capteurs MEMS.
Effet piézorésistif: Effet par lequel la résistivité d'un matériau varie sous l'effet d'une contrainte mécanique. Particulièrement marqué dans le silicium, il est exploité dans les capteurs de pression à semi-conducteur.
Force de Coriolis: Force apparente agissant perpendiculairement à la direction de mouvement d'un objet se déplaçant dans un référentiel en rotation. Les gyroscopes MEMS vibrants mesurent la vitesse angulaire à partir du déplacement qu'elle produit.
Gravure de couche sacrificielle: Procédé typique des MEMS consistant à éliminer par gravure une couche temporaire (couche sacrificielle) placée sous une structure, afin de libérer des poutres ou membranes mobiles.
Gyroscope: Capteur qui détecte la vitesse de rotation (vitesse angulaire). Les versions MEMS exploitent la force de Coriolis agissant sur une structure vibrante.
MEMS: Microsystèmes électromécaniques. Dispositifs intégrant des microstructures mécaniques et des circuits électroniques grâce aux techniques de microfabrication des semi-conducteurs.
Procédé Bosch (Deep RIE): Technique de gravure sèche qui alterne rapidement gravure et dépôt d'un film de protection des flancs pour creuser dans le silicium des trous et tranchées profonds et verticaux. Utilisée pour les MEMS et les TSV.
Soudure anodique: Méthode de collage d'un silicium et d'un verre contenant du sodium, superposés et soumis à une tension tout en étant chauffés. Utilisée notamment pour l'encapsulation des MEMS.
Stiction (adhérence): Phénomène où une microstructure mobile de MEMS se colle au substrat sous l'effet de la tension superficielle ou des forces d'adhésion de surface et ne bouge plus. Fréquent lors du séchage après retrait de la couche sacrificielle.

Semi-conducteurs automobiles et sécurité fonctionnelleQuestions sur ce thème →

AEC-Q100: Norme de qualification pour les essais de fiabilité des circuits intégrés automobiles, définie par l'Automotive Electronics Council (AEC). Elle comporte des classes de température de fonctionnement : Grade 1 de −40 à 125 °C et Grade 0 de −40 à 150 °C. Les semi-conducteurs discrets relèvent de l'AEC-Q101 et les composants passifs de l'AEC-Q200.
Architecture zonale: Organisation de l'électronique du véhicule dans laquelle des ECU de zone placées dans chaque partie de la voiture relient les capteurs et actionneurs proches, tandis que le traitement de commande est concentré dans un ordinateur central haute performance. Elle permet un faisceau de câblage plus court et plus léger que l'approche traditionnelle d'une ECU par fonction.
ASIL (niveau d'intégrité de sécurité automobile): Dans l'ISO 26262, niveau d'exigences de sécurité attribué à chaque événement dangereux à partir de trois facteurs : gravité S, exposition E et contrôlabilité C. Il existe quatre niveaux, de A à D, D étant le plus exigeant ; les éléments à faible risque qui ne nécessitent pas d'ASIL sont classés QM.
Bus CAN: Abréviation de Controller Area Network, réseau embarqué qui relie les ECU par signalisation différentielle sur deux fils. Les valeurs d'ID les plus faibles ont la priorité la plus haute, et lorsque des nœuds commencent à émettre simultanément, un arbitrage non destructif laisse une seule trame intacte. Le CAN classique fonctionne jusqu'à 1 Mbit/s, tandis que le CAN FD accélère la phase de données jusqu'à plusieurs Mbit/s.
Couverture de diagnostic: Proportion des défaillances qu'un mécanisme de sécurité peut détecter ou maîtriser, abrégée DC. Ajouter à un circuit de 200 FIT un mécanisme de sécurité offrant 99 % de couverture de diagnostic laisse 2 FIT de défaillances non détectées.
CPU en lockstep: Méthode dans laquelle deux cœurs de CPU identiques exécutent le même programme et un comparateur vérifie leurs sorties pour détecter les défaillances. Pour éviter que des défaillances de cause commune n'altèrent les deux cœurs de la même façon, l'exécution est décalée de quelques cycles d'horloge ou les cœurs sont placés à distance. Les performances sont celles d'un seul cœur.
ECU (unité de commande électronique): Calculateur embarqué construit autour d'un microcontrôleur, qui commande le moteur, les freins, les portes, etc. Les ECU se sont multipliées à chaque nouvelle fonction, dépassant parfois 100 par voiture, et sont désormais regroupées grâce aux architectures zonales et à des approches similaires.
FTTI (intervalle de temps de tolérance aux fautes): Temps le plus court entre l'apparition d'une défaillance et un événement dangereux si aucun mécanisme de sécurité n'agit. Un mécanisme de sécurité doit achever la détection de la défaillance et le passage à un état sûr dans le FTTI.
HARA (analyse des dangers et évaluation des risques): Analyse de l'ISO 26262 qui identifie les événements dangereux au niveau du véhicule et évalue gravité, exposition et contrôlabilité pour déterminer les ASIL et les objectifs de sécurité. Elle est réalisée au tout début du développement.
HAST (essai de stress hautement accéléré): Essai qui applique une polarisation dans de la vapeur d'eau sous pression, à forte humidité et à plus de 100 °C, pour évaluer rapidement la résistance à l'humidité. Par exemple, 96 heures à 130 °C/85 % HR sont considérées comme équivalentes à 1000 heures d'essai température-humidité-polarisation (THB) à 85 °C/85 % HR.
ISO 26262: Norme internationale de sécurité fonctionnelle automobile visant à réduire à un niveau acceptable les risques liés aux défaillances des systèmes électriques et électroniques. Elle adapte l'IEC 61508 aux véhicules routiers et couvre tout le cycle de vie, du concept au démantèlement en passant par le développement et la production.
Mécanisme de sécurité: Moyen de détecter les défaillances et de passer dans un état sûr, ou d'en contenir les effets, avant qu'elles ne mènent à un événement dangereux. Exemples : ECC, CPU en lockstep, chiens de garde, surveillance de tension et d'horloge, et BIST.
Objectif de sécurité: Exigence de sécurité de plus haut niveau définie pour chaque événement dangereux identifié dans la HARA. Il est formulé par exemple « empêcher une accélération soudaine involontaire » et hérite de l'ASIL de cet événement.
SOTIF (sécurité de la fonctionnalité prévue): Concept traitant des dangers qui surviennent sans aucune défaillance de composant, du fait des limites de performance des capteurs, de spécifications insuffisantes ou d'un mauvais usage raisonnablement prévisible. Normalisé sous l'ISO 21448, il est central pour le développement de la conduite automatisée et des systèmes d'aide à la conduite.
SPFM (métrique de défaillances ponctuelles): Métrique matérielle de l'ISO 26262 exprimant à quel point est faible la part des défaillances ponctuelles (qui à elles seules violent un objectif de sécurité) et des défaillances résiduelles parmi les défaillances liées à la sécurité. Les objectifs typiques sont d'au moins 90 % pour l'ASIL B, 97 % pour l'ASIL C et 99 % pour l'ASIL D.
Zéro défaut: Approche visant zéro défaillance en combinant marges de conception, maîtrise des procédés et tests éliminant les puces atypiques, afin d'empêcher que des défauts soient introduits ou livrés. Comme une voiture utilise des milliers de semi-conducteurs, les taux de défauts automobiles sont gérés en ppm (parties par million), avec zéro pour objectif.

Photonique sur siliciumQuestions sur ce thème →

Bande C: Bande de communication par fibre optique autour de 1530 à 1565 nm. L'atténuation de la fibre de silice y est minimale (environ 0,2 dB/km) et les amplificateurs à fibre dopée à l'erbium (EDFA) peuvent l'amplifier ; elle sert donc aux liaisons longue distance et au multiplexage dense en longueur d'onde (DWDM).
Bande O: Bande de communication par fibre optique autour de 1260 à 1360 nm. Elle inclut la région proche de 1,31 µm où la dispersion chromatique de la fibre monomode standard est presque nulle, et est largement utilisée pour les liaisons courtes, comme à l'intérieur des centres de données.
Coupleur à réseau: Composant comportant un réseau périodique gravé dans un guide d'onde, de sorte que la diffraction réoriente la lumière pour la coupler à une fibre optique placée au-dessus de la puce. Son avantage est de permettre les tests optiques sur plaquette avant la découpe, mais sa bande passante de couplage est étroite et il dépend de la polarisation.
Coupleur par la tranche (edge coupler): Composant qui couple la lumière en plaçant une fibre optique bout à bout contre la facette de la puce. Un taper inverse qui affine l'extrémité du guide d'onde élargit le mode optique pour l'adapter à la fibre. Il offre de faibles pertes sur une large plage de longueurs d'onde, mais exige une préparation de la facette et se teste difficilement au niveau de la plaquette.
CPO (optique co-packagée): Technologie qui intègre les composants optiques d'émission-réception (moteurs optiques) dans le même boîtier qu'un circuit de commutation ou similaire. Des liaisons électriques plus courtes réduisent l'énergie par bit, mais l'optique ne peut pas être remplacée par simple débranchement, d'où l'importance des tests avant assemblage et de l'utilisation de sources laser externes.
Dispersion chromatique: Élargissement des impulsions lumineuses dans une fibre optique dû au fait que la lumière de différentes longueurs d'onde se propage à des vitesses légèrement différentes. Dans la fibre monomode standard, elle est presque nulle vers 1,31 µm et vaut environ 17 ps/(nm·km) à 1,55 µm.
Effet de dispersion plasma: Variation de l'indice de réfraction et de l'absorption optique d'un semi-conducteur lorsque sa concentration en électrons ou en trous libres change. Le silicium ne présentant pratiquement pas d'effet Pockels, cet effet sert à déphaser la lumière dans les modulateurs en silicium. Augmenter la concentration de porteurs diminue l'indice de réfraction.
Fibre monomode: Fibre optique ne transportant qu'un seul mode de propagation, avec un diamètre de cœur d'environ 9 µm. Sans élargissement des impulsions dû à des modes se propageant à des vitesses différentes (dispersion modale), elle est utilisée pour les liaisons longue distance et à haut débit.
Guide d'onde: Structure qui confine et guide la lumière en entourant un cœur d'indice élevé d'une gaine d'indice plus faible. La photonique sur silicium utilise couramment du silicium d'environ 0,5 µm × 0,22 µm de section entouré d'oxyde, ce qui permet des rayons de courbure de quelques µm seulement.
Indice de réfraction: Vitesse de la lumière dans le vide divisée par sa vitesse dans un matériau. À la longueur d'onde de 1,55 µm, il vaut environ 3,48 pour le silicium et 1,45 pour l'oxyde (SiO2) ; plus ce contraste est grand, plus la lumière peut être fortement confinée dans un petit guide d'onde.
Modulateur de Mach-Zehnder: Modulateur qui divise la lumière incidente entre deux bras, crée un déphasage entre eux en modifiant leur indice de réfraction par un signal électrique, puis les recombine pour convertir le changement de phase en variation d'intensité. Un déphasage de 0 donne la luminosité maximale et π la minimale. Les versions en silicium utilisent l'effet de dispersion plasma et mesurent quelques mm de long.
Pertes de propagation: Fraction de la puissance optique perdue par diffusion et absorption lorsque la lumière parcourt un guide d'onde ou une fibre, exprimée en dB/cm ou dB/km. Dans les guides d'onde en silicium, la cause principale est la diffusion par la rugosité des flancs, avec des valeurs typiques d'environ 1 à 3 dB/cm, bien plus élevées que les quelque 0,2 dB/km d'une fibre.
Photonique sur silicium: Technologie d'intégration de circuits optiques tels que guides d'onde, modulateurs et photodétecteurs sur silicium. Elle utilise les matériaux et procédés des usines CMOS, ce qui permet une production en volume sur des plaquettes de 200 mm ou 300 mm. Le silicium émettant mal la lumière, les lasers sont ajoutés à l'aide de semi-conducteurs composés.
Résonateur en anneau: Guide d'onde en boucle qui ne résonne qu'aux longueurs d'onde pour lesquelles la longueur optique d'un tour est un multiple entier de la longueur d'onde. Il sert de filtre en longueur d'onde ou de modulateur compact. Dans le silicium, la résonance se décale d'environ 0,08 nm par °C, si bien qu'on utilise souvent des éléments chauffants pour en réguler la température.
Taux d'extinction: En modulation d'intensité, rapport entre la puissance optique P1 d'un « 1 » et la puissance P0 d'un « 0 », exprimé en dB par 10 log(P1/P0). Plus il est élevé, plus la différence entre 1 et 0 est grande et moins le récepteur commet d'erreurs de décision.
WDM (multiplexage en longueur d'onde): Méthode qui transporte des signaux distincts sur différentes longueurs d'onde de lumière et les envoie ensemble sur une seule fibre. Le CWDM utilise un large espacement de 20 nm, tandis que le DWDM regroupe de nombreuses longueurs d'onde à faible espacement, par exemple 100 GHz (environ 0,8 nm).

Front-end

Plaquettes de siliciumQuestions sur ce thème →

Coefficient de ségrégation: Rapport entre les concentrations d'impuretés dans le cristal et dans le bain lors de la solidification. Il est inférieur à 1 pour la plupart des impuretés, qui s'accumulent dans le bain : la concentration augmente vers la fin du cristal CZ.
Donneurs thermiques: Amas d'atomes d'oxygène agissant comme donneurs, formés lorsqu'on recuit du silicium CZ vers 450 °C. Comme ils modifient la résistivité, on les élimine par un traitement à haute température.
DZ (zone dénudée): Couche proche de la surface de la plaquette, pauvre en défauts tels que les précipités d'oxygène, obtenue par un traitement thermique qui fait diffuser l'oxygène vers l'extérieur. Les composants y sont formés, tandis que les précipités internes servent au getter.
Encoche de plaquette (notch): Petite encoche sur le bord de la plaquette indiquant son orientation cristalline. Utilisée pour les plaquettes de 200 mm et plus ; auparavant, on utilisait un méplat (flat d'orientation).
Getter (gettering): Technique qui rassemble et piège les impuretés métalliques de la plaquette loin de la surface où sont formés les composants. Exploite notamment les précipités d'oxygène.
Glissement (slip): Défaut où, lors du recuit à haute température de plaquettes de grand diamètre, les contraintes dues aux écarts de température ou au poids propre font glisser des plans cristallins et introduisent des dislocations. Source notamment de défauts de superposition en lithographie.
Lingot: Bloc monocristallin cylindrique obtenu par exemple par la méthode CZ, avant découpe en plaquettes. On coupe les extrémités et rectifie le pourtour pour uniformiser le diamètre, puis on le tranche finement.
Méthode CZ (Czochralski): Méthode de fabrication d'un monocristal consistant à plonger un germe dans du silicium fondu en creuset, puis à le tirer vers le haut en le faisant tourner.
Méthode FZ (zone flottante): Méthode qui fait fondre localement un barreau de silicium polycristallin et déplace la zone fondue pour obtenir un monocristal. Sans creuset, peu d'oxygène : adaptée aux plaquettes à haute résistivité.
Méthode MCZ (Czochralski sous champ magnétique): Variante de la méthode CZ appliquant un champ magnétique au creuset pour freiner la convection du bain. Elle facilite le contrôle de la concentration d'oxygène incorporé et est utilisée pour les cristaux de grand diamètre.
Necking (affinement du col): Étape au début du tirage CZ où l'on fait croître une partie étroite juste après le germe. Les dislocations introduites par le choc thermique lors du contact du germe avec le bain sont évacuées hors du cristal, ce qui donne un cristal sans dislocations.
Orientation cristalline: Indication de l'orientation des plans et directions d'un cristal, exprimée par les indices de Miller comme (100). Pour les plaquettes de silicium destinées aux MOSFET, le plan (100) est le plus courant.
Plaquette moniteur: Plaquette passée dans le procédé indépendamment des produits pour vérifier l'état des équipements ou mesurer épaisseurs et particules. Aussi appelée plaquette de test. Après usage, elle est souvent décapée, repolie et réutilisée comme plaquette recyclée.
Plaquette SOI: Plaquette comportant une fine couche de silicium au-dessus d'un substrat de silicium, séparée par un oxyde enterré (couche BOX). Fabriquée par exemple en collant une plaquette implantée d'ions hydrogène puis en la clivant. Faible capacité parasite ; utilisée pour le FD-SOI et les MEMS.
Précipités d'oxygène (BMD): Défauts microscopiques formés à l'intérieur de la plaquette par précipitation, lors de traitements thermiques, de l'oxygène contenu dans le silicium CZ. Appelés aussi BMD, ils servent de sites de getter piégeant les impuretés métalliques.
Procédé Siemens: Procédé qui réduit le trichlorosilane par l'hydrogène et dépose du silicium polycristallin de haute pureté sur des barreaux de silicium chauffés. Principale méthode de production du silicium de base pour semi-conducteurs.

Croissance épitaxialeQuestions sur ce thème →

4H-SiC: Polytype de SiC principalement utilisé pour les composants de puissance. Sa bande interdite est large, d'environ 3,3 eV, et la mobilité des électrons est relativement élevée.
Autodopage: Phénomène où, pendant la croissance épitaxiale, des impuretés du substrat, etc., sont incorporées dans la couche via la phase gazeuse. Problématique lors de la croissance d'une couche peu dopée sur un substrat fortement dopé.
Croissance épitaxiale: Technique de croissance d'un film mince monocristallin sur un substrat monocristallin, en alignant son orientation cristalline sur celle du substrat.
Croissance épitaxiale latérale (ELO): Méthode de croissance où le cristal croît depuis les ouvertures d'un masque puis s'étend latéralement au-dessus de celui-ci. Les dislocations de la couche inférieure se propagent mal dans la partie située sur le masque, ce qui réduit les dislocations du GaN, etc.
Croissance par avancée de marches (step-flow): Mode de croissance où le cristal s'étend latéralement à partir des marches atomiques d'un substrat légèrement désorienté. Utilisé pour le SiC afin de reproduire le polytype du substrat.
Désaccord de maille: Différence d'espacement atomique (paramètre de maille) entre le film déposé et le substrat. S'il est important, il génère des contraintes et des défauts comme les dislocations.
Dislocation de désaccord (misfit dislocation): Dislocation qui apparaît à l'interface entre cristaux de paramètres de maille différents pour relaxer la contrainte. Elle se forme lorsque la couche dépasse l'épaisseur critique.
Dislocation traversante: Dislocation qui traverse la couche épitaxiée jusqu'à la surface. Dans le GaN sur saphir ou sur silicium, sa densité est élevée (environ 10⁸ à 10⁹ cm⁻²) et dégrade les caractéristiques et la fiabilité des composants.
Épaisseur critique: Épaisseur maximale qu'une couche à paramètre de maille différent peut atteindre en hétéroépitaxie en restant contrainte sans générer de dislocations. Au-delà apparaissent des dislocations de désaccord (misfit).
Épitaxie sélective: Méthode de croissance cristalline uniquement sur les zones de silicium exposées, non couvertes d'isolant. Utilisée par exemple pour le SiGe des sources et drains des transistors.
Faute d'empilement: Défaut plan où l'ordre d'empilement des plans atomiques du cristal est perturbé (stacking fault). Problématique dans les couches épitaxiales, l'oxydation thermique (OSF), les cristaux de SiC, etc.
Hétéroépitaxie: Croissance d'un film monocristallin d'un matériau différent de celui du substrat, par exemple SiGe sur silicium ou GaN sur saphir. Avec le même matériau, on parle d'homoépitaxie.
HVPE (épitaxie en phase vapeur aux hydrures): Méthode de croissance en phase vapeur utilisant le chlorure de gallium, produit par réaction du chlorure d'hydrogène avec le gallium, et l'ammoniac. Très rapide, elle sert à faire croître les cristaux épais des substrats autoportants de GaN.
MBE (épitaxie par jets moléculaires): Méthode de croissance épitaxiale sous ultravide où les sources sont envoyées sur le substrat sous forme de jets moléculaires. Elle contrôle précisément l'épaisseur et la composition à l'échelle de la couche atomique ; utilisée pour la recherche sur les semi-conducteurs composés et la réalisation de structures quantiques.
MOCVD (épitaxie en phase vapeur aux organométalliques): Méthode de croissance cristalline utilisant des composés organométalliques et des gaz comme l'ammoniac. Très utilisée pour les semi-conducteurs composés comme GaN et GaAs.
SiGe (silicium-germanium): Alliage de silicium et de germanium. De paramètre de maille plus grand que le silicium, il sert en épitaxie à contraindre le canal, comme base des HBT ou comme couche sacrificielle des GAA.
Silicium contraint: Silicium dont on a modifié la structure de bandes en appliquant une contrainte au cristal afin d'augmenter la mobilité des porteurs. Une contrainte en tension est efficace pour le nMOS et en compression pour le pMOS ; on l'applique par du SiGe dans les sources et drains ou par des films de nitrure.
Super-réseau: Structure périodique alternant des couches de matériaux différents de quelques nm d'épaisseur. Elle présente des propriétés électroniques absentes du cristal d'origine ; utilisée dans les lasers, les couches tampons, etc.

Oxydation et diffusionQuestions sur ce thème →

Bec d'oiseau (bird's beak): Phénomène en LOCOS où l'oxyde pénètre sous le bord du masque de nitrure en forme de bec d'oiseau. Comme il réduit la surface utile des composants, le LOCOS a été remplacé par la STI avec la miniaturisation.
Diffusion accélérée par oxydation (OED): Phénomène par lequel la diffusion du bore ou du phosphore est plus rapide pendant l'oxydation du silicium qu'en son absence. Elle est causée par l'injection dans le silicium des atomes de silicium interstitiels générés par l'oxydation.
Diffusion thermique: Méthode de dopage où des atomes d'impuretés sont diffusés dans le semi-conducteur à haute température. Ils se répartissent des zones de forte concentration vers celles de faible concentration.
États d'interface: Niveaux d'énergie dans la bande interdite créés à l'interface semi-conducteur-isolant par des liaisons pendantes, etc. En piégeant et libérant des porteurs, ils causent des variations de tension de seuil, une baisse de mobilité et du bruit.
Ions mobiles: Ions comme le sodium ou le potassium capables de se déplacer dans l'oxyde de grille. Ils migrent sous l'effet du champ et de la température et font varier la tension de seuil. Pouvant provenir par exemple de la sueur humaine, ils font l'objet d'un contrôle strict.
LOCOS: Méthode d'isolation entre composants consistant à oxyder fortement uniquement les zones non couvertes de nitrure. Elle crée en bordure une avancée en bec d'oiseau (bird's beak) ; elle a été remplacée par la STI.
Modèle de Deal-Grove: Modèle de l'oxydation thermique du silicium où l'oxydant diffuse dans l'oxyde puis réagit avec le silicium à l'interface Si/SiO2. Pour un film mince, l'épaisseur est proportionnelle au temps ; pour un film épais, à la racine carrée du temps.
Oxydation humide: Oxydation thermique sous atmosphère contenant de la vapeur d'eau. Plus rapide que l'oxydation sèche ; utilisée pour former des oxydes épais.
Oxydation sèche: Oxydation thermique sous oxygène sec. La croissance est lente mais donne un oxyde dense et de bonne qualité, utilisé notamment comme oxyde de grille.
Oxydation thermique: Méthode consistant à chauffer le silicium dans de l'oxygène ou de la vapeur d'eau pour former un film de SiO2 en surface. On distingue l'oxydation sèche et l'oxydation humide.
Oxynitrure (SiON): Oxyde de grille dans lequel de l'azote a été introduit. Il limite la pénétration du bore depuis l'électrode de grille et augmente légèrement la permittivité ; utilisé comme isolant de grille avant l'introduction des films high-k.
Recuit sous gaz de formage (forming gas): Recuit dans un mélange d'hydrogène et d'azote (gaz de formage). L'hydrogène passive les liaisons pendantes à l'interface Si/SiO2 et réduit les états d'interface.
Redistribution (drive-in): En diffusion thermique, étape qui, après l'introduction en surface d'une quantité donnée d'impuretés (prédépôt), les fait pénétrer plus profondément par recuit à haute température.
RTP (recuit thermique rapide): Traitement thermique qui chauffe les plaquettes une par une, par exemple avec des lampes, à haute température pendant quelques secondes. Permet le recuit ou la formation d'oxydes minces tout en limitant la diffusion excessive des dopants.
STI (isolation par tranchées peu profondes): Méthode d'isolation des composants consistant à creuser des tranchées peu profondes dans le silicium, à les remplir d'isolant puis à planariser par CMP. Sans bec d'oiseau du LOCOS, c'est le standard pour les LSI fins.

Implantation ioniqueQuestions sur ce thème →

Cage de Faraday: Élément qui reçoit le faisceau d'ions et mesure le courant correspondant. Utilisé dans les implanteurs ioniques pour déterminer la quantité d'ions implantés (dose).
Caisson rétrograde (retrograde well): Caisson dont la concentration de dopants est plus élevée en profondeur qu'en surface, obtenu par implantation à haute énergie. Il limite le perçage et le latch-up tout en gardant un canal faiblement dopé en surface.
Canalisation (channeling): Phénomène où des ions passent entre les rangées d'atomes du cristal et pénètrent plus profondément que prévu. On l'évite notamment en inclinant la plaquette lors de l'implantation.
Diffusion accélérée transitoire (TED): Au début du recuit après implantation, accélération temporaire de la diffusion du bore, etc., due à l'excès de silicium interstitiel créé par l'implantation. Elle gêne la formation de jonctions peu profondes.
Dopage plasma: Méthode exposant directement la plaquette à un plasma contenant le dopant pour implanter des ions de basse énergie. Elle permet des doses élevées rapidement et un dopage relativement uniforme de structures 3D comme les ailettes.
Dose: En implantation ionique, nombre d'ions implantés par unité de surface. Exprimée en cm⁻², elle dépend du courant de faisceau et de la durée d'implantation.
Effet d'ombrage (shadowing): Lors d'une implantation sur plaquette inclinée, apparition de zones non implantées dans l'ombre de motifs hauts comme la résine.
Implantation halo (implantation poche): Implantation oblique, aux extrémités de la source et du drain, d'impuretés de même type que le canal. Elle limite l'extension de la zone de déplétion du drain et donc les effets de canal court.
Implantation ionique: Technique consistant à ioniser des impuretés, à les accélérer et à les implanter dans la plaquette. La dose et la profondeur peuvent être contrôlées avec précision.
Parcours projeté: Profondeur moyenne à laquelle les ions implantés s'arrêtent. Elle augmente avec l'énergie d'accélération et lorsque les ions sont plus légers.
Pré-amorphisation par implantation (PAI): Méthode qui implante d'abord du germanium, par exemple, pour amorphiser la surface et limiter la canalisation lors de l'implantation suivante, afin d'obtenir des jonctions peu profondes.
Recuit: Traitement thermique. Utilisé notamment pour guérir les défauts cristallins après implantation ionique et pour activer les dopants.
Recuit flash (spike anneal): Recuit qui porte rapidement la plaquette à haute température et la refroidit aussitôt, presque sans palier. Il active les dopants en limitant leur diffusion ; utilisé pour former des jonctions peu profondes.
Recuit laser: Traitement thermique qui chauffe uniquement la surface de la plaquette pendant un temps extrêmement court à l'aide d'un laser. On obtient une forte activation presque sans diffusion.
Solubilité limite: Concentration maximale d'impuretés pouvant se dissoudre dans un cristal à une température donnée. Elle fixe la limite supérieure de la concentration de dopants électriquement activables.

Dépôt (CVD et PVD)Questions sur ce thème →

ALD: Dépôt de couches atomiques (Atomic Layer Deposition). Méthode de dépôt qui répète des réactions de surface autolimitées de gaz précurseurs pour contrôler l'épaisseur couche atomique par couche atomique.
Couverture de marche (step coverage): Indicateur de l'uniformité d'épaisseur du film déposé sur les flancs et le fond de marches ou de trous, par rapport aux surfaces planes. Excellente avec l'ALD.
CVD: Dépôt chimique en phase vapeur. Méthode de dépôt d'un film mince sur la plaquette par réaction chimique de gaz précurseurs.
Dépôt électrolytique (électroplacage): Méthode de dépôt où l'on fait passer un courant dans un bain avec la plaquette comme cathode pour y déposer du métal. Utilisé pour remplir les tranchées des interconnexions Cu, avec des additifs qui assurent un remplissage par le fond.
Dépôt par centrifugation (spin coating): Méthode qui forme un film mince uniforme en déposant un liquide au centre de la plaquette puis en la faisant tourner rapidement (force centrifuge). Utilisée pour la résine photosensible et les isolants déposés par voie liquide.
Dépôt sélectif par zone (area-selective deposition): Technique qui exploite la différence de matériau du support pour faire croître un film uniquement à certains endroits. Comme elle réduit les étapes de lithographie et de gravure, sa recherche et son adoption progressent pour les interconnexions avancées.
Évaporation sous vide: Méthode de dépôt où le matériau est chauffé et évaporé sous vide pour se condenser sur le substrat. Le chauffage par faisceau d'électrons permet les matériaux réfractaires, mais la couverture de marche est faible.
HDP-CVD (CVD par plasma haute densité): CVD utilisant un plasma haute densité, qui dépose tout en érodant par pulvérisation ionique le film à l'entrée des tranchées. Elle a été utilisée pour remplir d'isolant les tranchées étroites en limitant les vides.
LPCVD (CVD basse pression): CVD thermique réalisée sous pression réduite. La diffusion plus rapide des molécules gazeuses donne une bonne uniformité d'épaisseur et une bonne couverture de marche, et de nombreuses plaquettes peuvent être traitées à la fois dans un four vertical. Utilisée pour le polysilicium et le nitrure.
Mandrin électrostatique (e-chuck): Dispositif qui maintient la plaquette sur son support par force électrostatique. Utilisable sous vide, il permet aussi de faire circuler un gaz en face arrière pour contrôler la température. Très répandu dans les équipements de dépôt et de gravure.
PECVD (CVD assistée par plasma): CVD dans laquelle un plasma décompose les gaz précurseurs pour déposer un film. Permet un dépôt à plus basse température que la CVD thermique ; utilisée pour les isolants des interconnexions.
Pulvérisation cathodique (sputtering): Type de PVD dans lequel des ions d'un plasma bombardent une cible ; les atomes éjectés se déposent sur la plaquette.
Pulvérisation magnétron: Pulvérisation dans laquelle des aimants placés derrière la cible confinent les électrons près de celle-ci pour augmenter la densité du plasma. La vitesse de dépôt augmente ; c'est la technologie dominante des équipements de pulvérisation actuels.
Pulvérisation réactive: Méthode de pulvérisation d'une cible métallique dans une atmosphère contenant un gaz réactif comme l'azote ou l'oxygène, pour déposer des films de nitrure ou d'oxyde. Utilisée notamment pour le nitrure de titane (TiN).
TEOS: Abréviation de tétraéthoxysilane. Composé organosilicié liquide largement utilisé comme précurseur pour le dépôt CVD d'oxyde de silicium. Il donne des oxydes à bonne couverture de marche.

LithographieQuestions sur ce thème →

Couche antireflet (BARC): Film déposé sous la résine pour atténuer les ondes stationnaires dans la résine dues à la réflexion de la sous-couche ainsi que les variations de dimensions aux marches.
EUV High-NA: Équipement d'exposition EUV de nouvelle génération dont l'ouverture numérique (NA) de l'optique de projection passe de 0,33 à 0,55 pour améliorer la résolution.
Fenêtre de procédé: Plage de conditions de dose d'exposition et de focus dans laquelle les dimensions du motif restent dans les tolérances. Plus elle est large, plus le procédé est robuste aux variations de fabrication.
Laser excimère ArF: Laser à argon et fluor émettant un rayonnement ultraviolet de longueur d'onde 193 nm. Combinée à l'immersion, la lithographie ArF à immersion est, avec l'EUV, une technique d'exposition de pointe. La version à 248 nm est le laser excimère KrF.
Lithographie à immersion: Exposition réalisée en remplissant d'eau l'espace entre la lentille et la plaquette. L'ouverture numérique peut dépasser 1, ce qui permet des motifs plus fins avec un laser excimère ArF.
Lithographie EUV: Technique de lithographie utilisant l'ultraviolet extrême de longueur d'onde 13,5 nm. Elle emploie une optique réflective et un environnement sous vide.
Lithographie par nano-impression: Technique qui presse un moule portant des motifs fins sur la résine de la plaquette pour transférer le motif. Elle permet de créer des motifs fins sans optique coûteuse.
Masque à décalage de phase: Photomasque qui décale la phase de la lumière traversant des ouvertures voisines et exploite les interférences pour améliorer le contraste et la résolution de l'image.
Multi-patterning: Technique qui forme des motifs à pas trop fin pour une seule exposition en répartissant le travail sur plusieurs expositions ou étapes de gravure. En deux fois, on parle de double patterning.
OPC (correction optique de proximité): Technique qui corrige à l'avance les motifs du masque pour compenser les déformations dues notamment à la diffraction de la lumière.
Ouverture numérique (NA): Valeur qui exprime l'étendue angulaire de la lumière qu'une lentille peut collecter. Plus elle est grande, plus la résolution est élevée.
Overlay (précision de superposition): Précision avec laquelle un nouveau motif est positionné par rapport au motif formé à l'étape précédente. Un décalage provoque des défauts comme des contacts manqués ; il est contrôlé à l'échelle du nanomètre.
Pellicule: Fine membrane tendue au-dessus du photomasque à une distance fixe. Elle empêche les particules de se déposer directement sur le masque ; celles qui tombent sur la pellicule sont hors foyer et se transfèrent difficilement.
Photomasque (réticule): Original d'exposition portant le motif du circuit. Le motif est formé dans un film opaque sur un substrat en verre de quartz (réfléchissant pour l'EUV). Pour les scanners à réduction, il est 4 fois plus grand que sur la plaquette.
Profondeur de champ (DOF): Plage de mise au point dans laquelle le motif peut être transféré avec une qualité acceptable. Augmenter l'ouverture numérique améliore la résolution mais réduit la profondeur de champ, d'où l'importance de la planarisation des plaquettes.
Résine à amplification chimique: Résine où l'acide généré par l'exposition catalyse une réaction en chaîne lors du recuit après exposition (PEB). Sensible à faible dose, elle est très utilisée à partir de la lithographie KrF. Sensible à la contamination basique.
Résine photosensible (photorésine): Matériau photosensible dont la solubilité dans le révélateur change sous l'effet de la lumière. Avec une résine positive, les zones exposées se dissolvent ; avec une résine négative, elles subsistent.
Résine photosensible positive: Résine dont les zones exposées se dissolvent au développement et sont éliminées. À l'inverse, une résine dont les zones exposées subsistent est dite négative.
Rugosité de bord de ligne (LER): Irrégularités nanométriques sur les flancs des motifs fins de résine. Elle entraîne une variation de largeur de ligne (LWR) et donc une dispersion des caractéristiques des transistors.
Scanner: Équipement d'exposition qui déplace de façon synchrone le masque et la plaquette sous une fente lumineuse. C'est le type dominant en production ; il projette généralement les motifs du masque réduits au 1/4.

GravureQuestions sur ce thème →

Acide fluorhydrique tamponné (BHF): Solution d'acide fluorhydrique tamponnée par du fluorure d'ammonium. Utilisée pour la gravure humide du SiO2, avec une vitesse de gravure stable et peu de dommages à la résine.
ALE (gravure de couches atomiques): Technique qui alterne des réactions de modification et de retrait de surface pour graver à chaque cycle une quantité de l'ordre d'une couche atomique. La quantité gravée est contrôlée de façon extrêmement précise.
ARDE (gravure dépendante du rapport d'aspect): Phénomène où la vitesse de gravure diminue lorsque les motifs sont plus étroits et profonds, car ions et radicaux atteignent difficilement le fond. Aussi appelé effet de microcharge (microloading).
Autopolarisation (self-bias): Phénomène dans un réacteur plasma à couplage capacitif où l'électrode côté plaquette acquiert spontanément un potentiel continu négatif. Les ions positifs sont accélérés vers la plaquette, ce qui favorise la gravure anisotrope.
Conditionnement de chambre (seasoning): Comme les résultats varient lorsque l'état des parois internes d'un équipement de gravure change, traitement préalable de plaquettes factices pour stabiliser cet état avant les produits.
Décapage plasma (ashing): Étape qui élimine par calcination, au moyen notamment d'un plasma d'oxygène, la résine devenue inutile après gravure ou implantation ionique.
Détection de fin d'attaque (endpoint): Détection, en gravure notamment, du moment où le film visé est entièrement gravé. On surveille souvent l'évolution du spectre d'émission du plasma.
Effet d'antenne: Phénomène pendant les étapes plasma où un conducteur, comme une longue ligne, collecte des charges à la manière d'une antenne et endommage l'oxyde de grille qui lui est relié. Prévenu en limitant le rapport de surfaces des interconnexions dans les règles de conception.
Gravure anisotrope: Gravure qui ne progresse que dans une direction donnée (principalement verticale). Indispensable pour la réalisation de motifs fins.
Gravure humide: Méthode qui dissout un film en le plongeant dans une solution chimique. Sélectivité élevée et peu de dommages, mais généralement isotrope, donc peu adaptée aux motifs fins.
Gravure isotrope: Gravure qui progresse à la même vitesse verticalement et latéralement. Elle attaque sous le masque (sous-gravure, undercut).
Gravure sèche: Méthode de gravure des films par plasma ou gaz, sans solution chimique. Combinée au bombardement ionique, elle permet une gravure anisotrope, indispensable à la formation des motifs fins.
ICP (plasma à couplage inductif): Méthode générant un plasma dense en faisant circuler un courant haute fréquence dans une bobine. Elle permet de contrôler séparément la densité du plasma et l'énergie des ions arrivant sur la plaquette.
Masque dur: Masque rigide en nitrure, carbone, métal, etc. utilisé lorsque la résine seule ne tient pas, par exemple pour graver des trous profonds.
Plasma: État d'un gaz ionisé où coexistent électrons, ions et radicaux (espèces actives neutres). Utilisé dans de nombreuses étapes : gravure sèche, CVD assistée par plasma, décapage (ashing), etc.
Radical: Atome ou molécule neutre possédant un électron non apparié et chimiquement très réactif. Bien plus abondants que les ions dans un plasma, les radicaux assurent la gravure et le dépôt par voie chimique.
Rapport d'aspect: Rapport entre la profondeur et la largeur (diamètre d'ouverture) d'un trou ou d'une tranchée. Plus il est élevé, plus la gravure et le dépôt sont difficiles. Il dépasse plusieurs dizaines pour les trous mémoire des 3D NAND.
RIE (gravure ionique réactive): Gravure sèche combinant des espèces réactives du plasma et des ions accélérés par un champ électrique. Elle permet une gravure anisotrope verticale.
Sélectivité: En gravure, rapport entre la vitesse de gravure du film à graver et celle du masque ou de la couche sous-jacente. Plus elle est élevée, moins la sous-couche est endommagée.
Surgravure: Poursuite de la gravure pendant une durée fixe après la détection de fin d'attaque, afin d'éliminer sûrement le film sur toute la plaquette. Elle est réalisée dans des conditions de forte sélectivité par rapport à la sous-couche.

CMP et nettoyageQuestions sur ce thème →

Acide fluorhydrique dilué (DHF): Solution de nettoyage d'acide fluorhydrique dilué dans l'eau. Elle élimine l'oxyde natif de la surface du silicium et la rend hydrophobe, terminée par de l'hydrogène.
Cérine (oxyde de cérium): Particules abrasives utilisées dans les suspensions de CMP. Elles réagissent facilement avec l'oxyde et offrent une forte sélectivité par rapport au nitrure ; utilisées pour la CMP STI.
CMP: Polissage mécano-chimique. Combine l'action chimique de la suspension (slurry) et le polissage mécanique du tampon pour planariser la surface de la plaquette.
Conditionnement du tampon (pad conditioning): Opération qui abrase la surface du tampon de polissage CMP avec un outil diamanté pour la raviver, restaurer sa capacité à retenir la suspension et stabiliser la vitesse de polissage. Aussi appelée dressage.
Dishing: En CMP, phénomène où le centre des larges lignes métalliques se creuse en forme d'assiette par surpolissage.
Effondrement de motifs (pattern collapse): Défaut où, lors du nettoyage et du séchage de motifs fins à rapport d'aspect élevé, la tension superficielle du liquide resté entre les motifs les fait basculer ou se coller.
Érosion: Phénomène de CMP où toute une zone d'interconnexions denses est surpolie avec l'isolant et se retrouve plus basse que les environs. Défaut typique, avec le dishing (creusement des lignes larges).
Loi de Preston: Relation empirique selon laquelle la vitesse de polissage CMP est proportionnelle au produit de la pression de polissage par la vitesse relative entre tampon et plaquette.
Nettoyage mégasonique: Méthode de nettoyage qui applique des ultrasons d'environ 1 MHz au liquide pour éliminer les particules à la surface de la plaquette.
Nettoyage mono-plaquette: Mode de nettoyage traitant les plaquettes une à une. Peu de contamination croisée et des conditions faciles à contrôler pour chaque plaquette. Le mode qui immerge de nombreuses plaquettes à la fois dans un bain est dit par lots (batch).
Nettoyage RCA: Méthode de nettoyage qui élimine les particules et les contaminants organiques avec SC-1 (ammoniaque et eau oxygénée) et la contamination métallique avec SC-2 (acide chlorhydrique et eau oxygénée).
Oxyde natif: Fine couche d'oxyde d'environ 1 nm qui se forme naturellement lorsque le silicium est exposé à l'air ou à l'eau. Elle augmente la résistance de contact et gêne l'épitaxie ; on la retire juste avant les étapes concernées.
SC-1 (APM): Mélange d'ammoniaque, d'eau oxygénée et d'eau. Utilisé en première étape du nettoyage RCA, il élimine particules et contaminants organiques en gravant légèrement la surface.
SC-2 (HPM): Mélange d'acide chlorhydrique, de peroxyde d'hydrogène et d'eau. Utilisé après le SC-1 dans le nettoyage RCA pour éliminer la contamination métallique.
Slurry (suspension de polissage): Liquide utilisé en CMP, composé de fines particules abrasives dispersées dans une solution chimique. Il aplanit la surface en combinant action chimique et polissage mécanique.
SPM (mélange acide sulfurique-eau oxygénée): Mélange d'acide sulfurique et de peroxyde d'hydrogène. Son fort pouvoir oxydant élimine les matières organiques comme la résine.

Procédés d'interconnexionQuestions sur ce thème →

Alimentation par la face arrière (backside power delivery): Technique qui place le réseau d'alimentation en face arrière de la plaquette, libérant les interconnexions de la face avant pour les signaux. Elle réduit les chutes de tension et l'encombrement du routage.
Barrière métallique: Film métallique mince entourant les interconnexions en cuivre pour empêcher la diffusion du cuivre dans l'isolant ou le silicium. Par exemple Ta ou TaN.
Chute IR (IR drop): Baisse de la tension d'alimentation reçue par le circuit, due au courant (I) traversant la résistance (R) du réseau d'alimentation. Elle augmente les délais et peut provoquer des dysfonctionnements.
Contact: Partie reliant la source, le drain ou la grille du transistor au premier niveau d'interconnexion. Elle est formée en remplissant de tungstène, etc. des trous de contact ouverts dans l'isolant.
Couche d'amorçage (seed layer): Fine couche de Cu déposée par pulvérisation, etc., avant le remplissage du Cu par électrodéposition. Elle sert de couche conductrice pour le courant de dépôt.
Couche de passivation: Film formé sur la couche supérieure de la puce pour protéger les circuits de l'humidité, de la contamination et des rayures. On utilise le nitrure de silicium, le polyimide, etc.
Diaphonie (crosstalk): Phénomène où la variation d'un signal apparaît comme bruit sur une ligne voisine, notamment par couplage capacitif. On la réduit en espaçant les lignes ou en insérant des lignes de blindage.
Effet de peau: Phénomène par lequel un courant haute fréquence se concentre près de la surface du conducteur, ce qui augmente la résistance effective. Plus la fréquence est élevée, plus la couche de surface parcourue par le courant est mince.
Équation de Black: Formule empirique exprimant la durée de vie des interconnexions face à l'électromigration en fonction de la densité de courant et de la température. La durée de vie est inversement proportionnelle à une puissance de la densité de courant et décroît exponentiellement avec la température.
Interconnexions multicouches: Structure empilant de nombreux niveaux d'interconnexions séparés par des isolants et reliés verticalement par des vias. Les LSI avancés dépassent 10 niveaux.
Lame d'air (air gap): Technique qui remplace une partie de l'isolant entre les interconnexions par une cavité. La permittivité relative de l'air étant proche de 1, la capacité entre lignes diminue fortement.
Matériau low-k: Matériau diélectrique intercouche à faible permittivité relative. Il réduit la capacité entre lignes d'interconnexion, donc le retard des signaux et la consommation.
MOL (middle-of-line): Partie formée des contacts et des interconnexions locales reliant les transistors (FEOL) aux interconnexions multicouches (BEOL). Sa résistance augmente avec la miniaturisation et limite les performances.
Procédé damascène: Méthode de formation des interconnexions consistant à creuser des tranchées dans l'isolant, à les remplir de métal puis à retirer l'excédent par CMP. Utilisée pour les interconnexions Cu.
Procédé double damascène: Procédé qui forme les tranchées des lignes et les trous des vias dans l'isolant, les remplit simultanément de Cu et les finit par une seule CMP. Il réduit le nombre d'étapes.
Retard RC: Retard de signal déterminé par le produit de la résistance (R) et de la capacité (C) des interconnexions. Il augmente à mesure que les lignes s'affinent avec la miniaturisation et limite les performances.
Siliciure: Composé de silicium et de métal (NiSi, TiSi2, etc.). Formé à la surface des sources, drains et grilles pour réduire la résistance et la résistance de contact.
Via: Conducteur reliant électriquement deux niveaux d'interconnexion superposés dans une interconnexion multicouche. Réalisé en remplissant de métal un trou percé dans l'isolant.

Matériaux de procédé (gaz et produits chimiques)Questions sur ce thème →

Arsine (AsH3): Gaz composé d'arsenic et d'hydrogène. Utilisé pour introduire un dopant de type n (arsenic) et pour la croissance de semi-conducteurs composés comme le GaAs. Extrêmement toxique.
Débitmètre massique régulateur (MFC): Appareil qui, dans les équipements de dépôt ou de gravure, mesure précisément le débit massique d'un gaz et le maintient à la valeur de consigne.
Eau ultrapure: Eau dont on a éliminé au maximum les ions, particules et matières organiques. Utilisée en grande quantité pour le nettoyage des plaquettes, sa pureté est contrôlée notamment par sa résistivité.
Gaz spéciaux: Gaz de haute pureté, toxiques ou inflammables, utilisés en fabrication de semi-conducteurs, comme le silane, l'arsine ou la phosphine. Ils sont fournis sous contrôle strict.
NF3 (trifluorure d'azote): Gaz utilisé notamment pour le nettoyage des chambres des équipements CVD. Son potentiel de réchauffement global étant élevé, la réduction de ses émissions est requise.
Phosphine (PH3): Gaz composé de phosphore et d'hydrogène. Utilisé comme source pour introduire une impureté de type n (phosphore) dans le silicium. Extrêmement toxique.
Précurseur: Composé source qui réagit en CVD ou en ALD pour former le film visé. Exemples : TEOS, composés organométalliques.
Silane (SiH4): Gaz composé de silicium et d'hydrogène. Utilisé comme précurseur pour la CVD du polysilicium, de l'oxyde et du nitrure de silicium. Pyrophorique à l'air, il fait l'objet d'une gestion stricte.
TMAH: Hydroxyde de tétraméthylammonium. Base organique sans ions métalliques, utilisée comme révélateur de résine photosensible. Attention à l'intoxication par absorption cutanée.

Back-end et test

Boîtiers et assemblageQuestions sur ce thème →

Amincissement face arrière (back grinding): Étape qui meule la face arrière de la plaquette avant la découpe pour amincir le boîtier. Pour les puces à empiler, on descend à quelques dizaines de µm.
BGA: Ball Grid Array. Boîtier pour grand nombre de broches dont la face inférieure porte des billes de soudure disposées en grille.
Brasage par refusion: Méthode qui sérigraphie de la pâte à braser sur le circuit imprimé, y pose les composants, puis fait fondre la brasure dans un four pour tout braser en une fois. Méthode standard du montage en surface.
Câblage par fil (wire bonding): Méthode de connexion qui relie les plots d'électrode de la puce à la grille de connexion ou au substrat par de fins fils métalliques en or, en cuivre, etc.
CSP (boîtier à l'échelle de la puce): Terme générique désignant les boîtiers miniaturisés jusqu'à presque la taille de la puce. Largement utilisés dans les appareils compacts comme les smartphones.
Découpe (dicing): Étape de séparation de la plaquette en puces individuelles (dies). Outre la découpe par lame rotative, il existe la découpe furtive (stealth dicing), qui crée au laser une couche modifiée interne.
Flip-chip: Technique d'assemblage où la puce est retournée face active vers le bas et connectée directement au substrat par des bumps. Connexions courtes, adaptée aux nombreuses broches.
Grille de connexion (lead frame): Fine feuille métallique intégrant le support de la puce et les bornes externes (pattes). Utilisée dans des boîtiers comme le QFP.
Report de puce (die bonding): Étape qui colle et fixe la puce découpée à l'emplacement prévu d'une grille de connexion ou d'un substrat de boîtier. On utilise des adhésifs, de la soudure, des matériaux frittés, etc.
Résistance thermique: Grandeur traduisant la difficulté de transmission de la chaleur, en °C/W. Le produit de la puissance dissipée par la résistance thermique donne l'échauffement. La résistance thermique jonction-air ambiant se note θJA.
Underfill: Résine injectée entre la puce et le substrat en flip-chip. Elle répartit les contraintes dues à la différence de dilatation thermique et protège les connexions des bumps.
WLP (boîtier au niveau de la plaquette): Boîtier dont la redistribution et les bornes externes sont réalisées directement sur la plaquette avant la singularisation. Le boîtier obtenu a presque la taille de la puce.

Test et inspectionQuestions sur ce thème →

ATE (équipement de test automatique): Équipement qui applique des vecteurs de test à la puce, mesure les sorties et détermine automatiquement si elle est bonne ou défectueuse. Aussi appelé testeur.
ATPG (génération automatique de vecteurs de test): Génération automatique, à partir de la netlist du circuit, de vecteurs de test destinés à détecter les fautes. Utilisée avec la conception à base de scan.
BIST (autotest intégré): Mécanisme intégrant dans la puce un circuit de test qui génère lui-même les vecteurs de test et évalue les résultats. Très utilisé notamment pour le test des mémoires.
Carte à pointes (probe card): Outillage qui pose de nombreuses pointes (probes) sur les électrodes des puces encore sur plaquette, afin de les relier électriquement au testeur.
Défaut de collage (stuck-at fault): Modèle de défaut de base pour le test des circuits logiques, qui suppose qu'une ligne de signal reste bloquée à 0 ou à 1. Aussi appelé défaut stuck-at.
Déverminage (burn-in): Test consistant à faire fonctionner les produits sous contraintes telles que haute température et haute tension, afin d'éliminer avant expédition ceux sujets aux défaillances précoces.
DFT (conception en vue du test): Méthode de conception qui intègre à l'avance dans le circuit des structures facilitant le test, comme les chaînes de scan ou le BIST.
KGD (Known Good Die): Puce dont le bon fonctionnement a été vérifié avant l'assemblage. Important lorsqu'on empile plusieurs puces dans un même boîtier, car une seule puce défectueuse rend l'ensemble défectueux.
Taux de couverture des fautes (fault coverage): Proportion des fautes supposées que les vecteurs de test permettent de détecter. Plus il est élevé, moins on risque de laisser passer des produits défectueux.
Test IDDQ: Test qui mesure le courant d'alimentation d'un circuit CMOS au repos et conclut à un défaut, tel qu'un pont, si ce courant est anormalement élevé.
Test par scan: Méthode de test qui relie les bascules du circuit en chaînes de scan afin de fixer et d'observer les états internes.
Test sous pointes (wafer test): Étape qui, avant la découpe, pose des pointes sur les plots de chaque puce de la plaquette pour contrôler les caractéristiques électriques. Les puces défectueuses sont détectées avant l'assemblage, ce qui évite un assemblage inutile.

Métrologie et analyseQuestions sur ce thème →

AFM (microscope à force atomique): Microscope qui balaie la surface de l'échantillon avec une pointe fine et mesure son relief microscopique à partir des forces entre la pointe et la surface. Utilisé notamment pour évaluer la rugosité.
CD-SEM: Microscope électronique à balayage destiné à mesurer la largeur des motifs (CD). Utilisé pour le contrôle dimensionnel après lithographie ou gravure.
DRX (XRD, diffraction des rayons X): Méthode d'analyse qui détermine la structure cristalline, le paramètre de maille, les contraintes du film et la qualité cristalline à partir de l'angle et de l'intensité des rayons X diffractés par un cristal.
EDX (spectroscopie de rayons X à dispersion d'énergie): Méthode d'analyse qui mesure l'énergie des rayons X caractéristiques émis par l'échantillon sous un faisceau d'électrons pour identifier et quantifier les éléments présents. Utilisée avec un MEB ou un TEM.
Ellipsométrie: Méthode de mesure qui détermine l'épaisseur et l'indice de réfraction d'un film mince à partir du changement d'état de polarisation d'une lumière polarisée réfléchie. Mesure non destructive.
Équipement d'inspection des défauts: Équipement qui détecte les particules et défauts de motifs sur la plaquette. Il existe des méthodes détectant la lumière diffusée sous éclairement et d'autres comparant les images de puces voisines.
FIB (faisceau d'ions focalisé): Équipement qui grave ou dépose des films avec un faisceau d'ions très fin. Utilisé pour les coupes de zones microscopiques, la préparation de lames minces pour TEM et la modification de circuits.
MEB (SEM, microscope électronique à balayage): Microscope qui balaie la surface de l'échantillon avec un faisceau d'électrons focalisé et détecte notamment les électrons secondaires émis pour observer la topographie. Il permet d'observer des structures de quelques nm, invisibles au microscope optique.
Méthode des quatre pointes: Méthode qui détermine la résistance carrée d'une plaquette ou d'un film mince en injectant un courant par les deux pointes extérieures de quatre pointes alignées et en mesurant la tension entre les deux pointes intérieures.
SIMS (spectrométrie de masse des ions secondaires): Méthode qui érode l'échantillon avec des ions primaires et analyse en masse les ions secondaires, afin de mesurer avec une grande sensibilité le profil en profondeur des impuretés.
TEM (microscope électronique en transmission): Microscope qui observe un échantillon aminci traversé par un faisceau d'électrons. Avec une résolution atomique, il permet d'étudier les structures en coupe et les défauts cristallins.
TXRF (fluorescence X en réflexion totale): Méthode d'analyse où des rayons X frappent la plaquette en incidence rasante et sont totalement réfléchis, afin de mesurer avec une grande sensibilité la fluorescence X émise par les traces de contamination métallique en surface.
XPS (spectroscopie de photoélectrons X): Méthode d'analyse qui détermine, à partir de l'énergie des photoélectrons émis sous irradiation X, les éléments présents dans les quelques nm de surface et leur état de liaison chimique.

Rendement et contrôle qualitéQuestions sur ce thème →

AMDE (FMEA, analyse des modes de défaillance et de leurs effets): Méthode qui recense les modes de défaillance possibles d'un produit ou d'un procédé, évalue leurs effets et leur criticité, et définit des mesures préventives.
APC (contrôle avancé des procédés): Contrôle qui corrige automatiquement les conditions de traitement du lot ou de la plaquette suivante à partir notamment des mesures de l'étape précédente. Il inclut le contrôle Run-to-Run et réduit la dispersion.
Carte de contrôle: Graphique qui trace les mesures d'un procédé dans le temps et les compare à une ligne centrale et à des limites de contrôle (généralement ±3σ) pour juger de sa stabilité. Un point hors limites ou une série de points d'un même côté signalent une anomalie.
Défaut systématique: Défaut qui se répète sur des motifs ou des emplacements précis, en raison par exemple d'une interaction entre la conception et le procédé de fabrication. On le distingue des défauts aléatoires dus par exemple à des particules fortuites.
Défaut tueur (killer defect): Défaut qui rend une puce défectueuse, par exemple une particule ou une anomalie de motif dont la taille et la position provoquent un court-circuit ou une coupure d'interconnexion.
Diagramme causes-effet: Diagramme qui organise les relations entre un problème (effet) et les facteurs qui l'influencent sous la forme d'une arête de poisson. Aussi appelé diagramme d'Ishikawa ou en arête de poisson.
Diagramme de Pareto: Diagramme classant les catégories de défauts, etc., par ordre décroissant de fréquence en barres, avec une courbe de pourcentage cumulé superposée. Sert à identifier les points à traiter en priorité.
Indice de capabilité du procédé (Cpk): Indicateur de la marge dont disposent la dispersion et le décentrage d'un procédé par rapport aux limites de spécification. Une valeur de 1,33 ou plus sert de repère.
Modèle de rendement de Poisson: Modèle supposant des défauts répartis aléatoirement, qui exprime le rendement par Y = exp(−D×A) (D : densité de défauts, A : surface de la puce).
Rendement (yield): Proportion de pièces bonnes par rapport au nombre de pièces engagées. Indicateur qui influence fortement le coût de fabrication des semi-conducteurs.
SPC (maîtrise statistique des procédés): Méthode qui surveille les données de procédé à l'aide de cartes de contrôle, détecte statistiquement les anomalies et maintient la qualité.

FiabilitéQuestions sur ce thème →

Courbe en baignoire: Courbe décrivant l'évolution du taux de défaillance dans le temps. Composée des périodes de défaillances précoces, de défaillances aléatoires et d'usure, elle a la forme d'une baignoire.
Électromigration: Déplacement des atomes métalliques d'une interconnexion sous l'effet du courant. Il crée des cavités (voids) et des excroissances (hillocks), causes de coupures et de courts-circuits.
Erreur logicielle (soft error): Erreur où les données stockées dans une mémoire ou une bascule s'inversent temporairement sous l'effet de neutrons issus du rayonnement cosmique, de particules alpha, etc. Le composant n'étant pas endommagé, une réécriture rétablit l'état normal.
ESD (décharge électrostatique): Phénomène de décharge brutale de l'électricité statique d'une personne ou d'un objet chargé. Appliquée aux broches d'un CI, elle peut détruire notamment l'oxyde de grille ; les entrées-sorties sont donc munies de circuits de protection.
FIT: Unité de taux de défaillance : 1 FIT correspond à 1 défaillance pour un milliard (10⁹) d'heures-composant. Utilisée pour les composants à très faible taux de défaillance comme les semi-conducteurs.
Injection de porteurs chauds (HCI): Phénomène où des porteurs accélérés par le champ intense près du drain sont injectés dans l'isolant de grille, entraînant des dégradations comme une dérive de la tension de seuil ou une baisse du courant de commande.
Latch-up: Phénomène où une structure de thyristor parasite d'un circuit CMOS se déclenche, faisant circuler un fort courant permanent entre l'alimentation et la masse. On l'évite par la disposition des contacts de caisson, des anneaux de garde, etc.
Loi de Weibull: Loi de probabilité souvent utilisée pour l'analyse des données de durée de vie. Selon la valeur du paramètre de forme, elle représente les défaillances précoces, aléatoires ou d'usure.
Modèle d'Arrhenius: Modèle selon lequel la vitesse d'une réaction ou d'une dégradation varie avec la température selon exp(−Ea/kT). Sert à estimer la durée de vie à la température d'utilisation à partir d'essais accélérés à haute température.
MTTF (durée moyenne avant défaillance): Durée moyenne avant la défaillance d'un produit non réparable. Utilisée comme indication de sa durée de vie.
NBTI: Dégradation par laquelle la valeur absolue de la tension de seuil d'un pMOS augmente progressivement lorsqu'une tension négative est appliquée sur sa grille à haute température.
TDDB (claquage diélectrique dépendant du temps): Phénomène où un isolant soumis en continu à une tension finit par claquer même en dessous de sa tension de claquage. Sert à évaluer la durée de vie des oxydes de grille, etc.

Conception et industrie

Flot de conception de circuits intégrés et EDAQuestions sur ce thème →

Cellule standard: Composant pré-conçu et vérifié, tel qu'une porte logique ou une bascule. Les cellules ont une hauteur commune et sont disposées par placement-routage automatique pour construire de grands circuits.
Clock gating: Technique de conception basse consommation qui coupe l'horloge des blocs inutilisés pour réduire la consommation due aux commutations inutiles.
DRC (vérification des règles de conception): Vérification que le layout respecte les règles géométriques de fabrication, telles que largeurs de lignes et espacements.
FPGA: LSI dont l'utilisateur peut reconfigurer la logique après fabrication. Utilisé pour le prototypage, les produits en petite série, la vérification des ASIC, etc.
LVS: Abréviation de Layout Versus Schematic. Vérification que la connectivité du circuit extraite du layout correspond au schéma ou à la netlist. Effectuée systématiquement avec la DRC avant le tape-out.
Netlist: Données décrivant les éléments (cellules) d'un circuit et leurs interconnexions. Sortie de la synthèse logique, elle sert d'entrée au placement-routage et à l'analyse temporelle.
PDK (kit de conception de procédé): Ensemble de données de conception fourni par la fonderie aux concepteurs : règles de conception, modèles de composants, bibliothèques de cellules, règles de vérification, etc.
Placement-routage: Étape de conception qui, à partir de la netlist issue de la synthèse logique, dispose les cellules sur la puce (placement) et détermine les interconnexions entre elles (routage).
RTL (niveau transfert de registres): Niveau d'abstraction de conception qui décrit le circuit par les transferts et traitements de données entre registres. Écrit en Verilog ou VHDL, il sert d'entrée à la synthèse logique.
SPICE: Simulateur de circuits qui calcule en détail les tensions et courants au niveau transistor à l'aide de modèles de composants. Utilisé pour la conception analogique et la caractérisation des cellules.
STA (analyse temporelle statique): Méthode qui calcule le délai de chaque chemin d'un circuit sans vecteurs de test et vérifie que les contraintes temporelles sont respectées.
Synthèse de haut niveau (HLS): Technique qui génère automatiquement du RTL à partir d'une description algorithmique en C ou C++, etc. Utilisée pour le développement de FPGA et d'accélérateurs.
Synthèse logique: Étape de conception qui convertit un circuit décrit en RTL en une netlist utilisant les portes d'une bibliothèque de cellules.
Tape-out: Remise au fabricant des données de layout destinées à la réalisation des masques, une fois la conception et la vérification terminées. Le terme vient de l'époque où les données étaient livrées sur bande magnétique.

Analyse temporelle et CDCQuestions sur ce thème →

Chemin critique: Chemin présentant le plus grand retard d'un circuit, qui fixe la fréquence d'horloge maximale. En STA, c'est le chemin au plus petit slack, et accélérer une conception commence par réduire son retard.
Chemin multicycle: Exception temporelle indiquant à la STA qu'un chemin peut prendre plusieurs cycles d'horloge pour transférer des données. Lorsque le setup est fixé à N cycles, le hold est généralement fixé à N − 1 pour ramener le front de vérification du hold à sa position d'origine.
CRPR (suppression du pessimisme de reconvergence d'horloge): Correction de la STA avec OCV qui rajoute au slack l'écart dû à l'application de facteurs lents et rapides à la partie commune des chemins d'horloge de lancement et de capture. Cette partie commune étant physiquement la même, elle ne peut pas être à la fois lente et rapide pendant un même front d'horloge.
Domaine d'horloge: Ensemble de bascules pilotées par la même horloge, ou par des horloges ayant une relation de fréquence et de phase fixe. Transmettre un signal entre des domaines d'horloge asynchrones l'un par rapport à l'autre nécessite un synchroniseur.
Faux chemin (false path): Chemin qui existe structurellement mais le long duquel aucun signal ne se propage réellement en fonctionnement. Il est exclu de la STA en tant qu'exception temporelle, spécifiée par set_false_path en SDC.
FIFO asynchrone: FIFO écrite et lue sur des horloges distinctes, utilisée pour transmettre des données multibits entre domaines d'horloge. Ses pointeurs sont convertis en code de Gray avant d'être synchronisés dans l'autre domaine pour déterminer les états plein (full) et vide (empty). Les pointeurs ont un bit de plus que l'adresse pour distinguer le rebouclage.
Incertitude d'horloge (clock uncertainty): Marge soustraite du temps disponible lors de l'analyse temporelle pour tenir compte de la gigue et du décalage d'horloge encore inconnu. Elle est définie par set_clock_uncertainty en SDC et, avant la construction de l'arbre d'horloge, fixée plus grande pour couvrir aussi le décalage.
MTBF (temps moyen entre défaillances): Intervalle moyen entre défaillances. Pour un synchroniseur, c'est le temps moyen entre deux événements métastables qui ne se résorbent pas et se propagent, donné par MTBF = e^(t_r/τ) ÷ (T_0 × f_clk × f_data). Ajouter des étages allonge le temps de résolution t_r et augmente le MTBF exponentiellement.
OCV (variation sur puce): Variation des retards des transistors et des interconnexions d'un endroit à l'autre d'une même puce. La STA applique des facteurs distincts aux chemins de lancement et de capture (par exemple 1,1× et 0,9×) pour analyser la combinaison la plus pessimiste.
Protocole de poignée de main (handshake): Méthode qui transfère des données de façon fiable par l'échange d'une requête (req) de l'émetteur et d'un acquittement (ack) du récepteur. Entre domaines d'horloge, seuls req et ack sont synchronisés pendant que les données sont maintenues stables, ce qui est sûr mais demande plusieurs cycles ou plus par transfert.
SDC: Format de contraintes temporelles décrivant les périodes et formes d'onde d'horloge, les retards d'entrée et de sortie, les exceptions temporelles, etc. Écrit sous forme de commandes Tcl, il est partagé par les outils de synthèse logique, de placement-routage et de STA.
Slack: Valeur exprimant la marge temporelle. Pour le setup, c'est le temps requis moins le temps d'arrivée, et pour le hold, le temps d'arrivée moins le temps requis ; une valeur négative signifie une violation.
Synchroniseur: Circuit qui aligne un signal asynchrone sur l'horloge de réception. Sa forme de base comprend deux bascules en série, ce qui augmente la probabilité que la métastabilité du premier étage se résorbe avant le front suivant.
Synchroniseur toggle: Méthode qui transforme chaque impulsion côté émetteur en inversion d'un signal de niveau, synchronise ce signal, puis restitue une impulsion côté récepteur par un XOR avec sa valeur un cycle plus tôt. Les impulsions plus courtes que la période d'horloge de réception ne sont pas perdues, mais elles doivent être espacées de plusieurs cycles de réception.
Vérification de recovery: Vérification temporelle s'assurant que le relâchement d'une réinitialisation asynchrone ou d'un signal similaire ne survient pas trop peu de temps avant un front d'horloge ; elle correspond au setup. Elle va de pair avec la vérification de removal, qui s'assure que le relâchement ne survient pas trop peu de temps après le front et correspond au hold.
WNS (worst negative slack): En STA, le pire (plus petit) slack parmi tous les chemins. Avec le TNS (total negative slack), somme des slacks négatifs sur les points d'arrivée en violation, il indique l'ampleur et l'étendue des violations temporelles.

Salles blanches et équipementsQuestions sur ce thème →

Contamination moléculaire aéroportée (AMC): Contaminants gazeux de l'air tels qu'acides, bases et composés organiques. Les filtres à particules ne les arrêtent pas ; on les élimine avec des filtres chimiques.
EFEM: Abréviation de Equipment Front End Module. Module en façade d'un équipement qui ouvre le FOUP et transfère les plaquettes dans l'équipement en atmosphère propre. Il comprend les load ports et le robot de transfert.
FFU (unité de filtration ventilée): Appareil combinant un ventilateur et un filtre haute performance. Installé en série au plafond de la salle blanche, il souffle de l'air propre vers le bas.
Filtre HEPA: Filtre à air haute performance qui capte au moins 99,97 % des particules de 0,3 µm. Celui qui capte des particules encore plus fines est le filtre ULPA.
Filtre ULPA: Filtre à air haute performance qui capte des particules encore plus fines que le filtre HEPA. Installé au plafond des salles blanches de haute propreté.
Flux descendant (downflow): Mode d'écoulement d'air de salle blanche où l'air propre circule dans un seul sens, de tout le plafond vers le sol. Les particules générées sont rapidement évacuées sous le plancher.
FOUP: Conteneur étanche servant au transport et au stockage des plaquettes de 300 mm.
ISO 14644-1: Norme internationale définissant les classes de propreté des salles blanches selon le nombre de particules dans l'air. Plus le chiffre est petit, plus la propreté est élevée.
Mini-environnement: Principe consistant à maintenir une haute propreté uniquement dans l'espace restreint entourant les plaquettes. En combinant des conteneurs étanches comme le FOUP et l'EFEM en façade des équipements, on réduit les exigences de propreté de la salle et donc les coûts.
OHT (transport aérien automatisé): Système qui circule sur des rails au plafond et transporte automatiquement les FOUP entre les équipements. Pilier du transport automatisé des usines de plaquettes de 300 mm.

Environnement, santé et sécuritéQuestions sur ce thème →

Consignation (LOTO): Procédure qui, avant une intervention de maintenance, coupe les sources d'énergie (électricité, gaz, etc.) et pose cadenas et étiquettes afin que personne ne puisse les rétablir par erreur pendant les travaux.
Directive RoHS: Réglementation de l'UE qui limite l'usage de certaines substances dangereuses, comme le plomb et le mercure, dans les équipements électriques et électroniques.
Évaluation des risques: Démarche qui identifie les dangers et la nocivité des tâches et des substances chimiques, estime l'ampleur des risques, puis hiérarchise et définit les mesures à prendre.
FDS (fiche de données de sécurité): Document décrivant les dangers d'une substance chimique, ses modalités de manipulation, les premiers secours, etc. Appelée SDS en anglais.
Limite inférieure d'explosivité (LIE/LEL): Concentration la plus basse à laquelle un gaz combustible peut brûler ou exploser dans l'air. Les détecteurs de gaz sont souvent réglés pour alarmer à un pourcentage de cette concentration.
Perfluorocarbure: Aussi appelé PFC. Gaz fluorés tels que CF4 ou C2F6, utilisés pour la gravure et le nettoyage des chambres. Leur effet de serre est très important.
SGH (GHS): Système international harmonisé de signalisation des dangers des produits chimiques au moyen de pictogrammes et de mentions de mise en garde.
Sous-oxygénation (anoxie): État où la concentration en oxygène de l'air descend sous 18 %. Fréquent dans les lieux utilisant de grandes quantités d'azote ou lors de travaux en espace confiné ; on peut perdre connaissance en quelques respirations.
Système d'aspiration localisée: Installation qui capte et évacue, au plus près de la source, les gaz et brouillards émis par les équipements manipulant des produits chimiques. Elle évite que les opérateurs inhalent des substances nocives.
Système de traitement des effluents gazeux (abatement): Équipement qui élimine les substances dangereuses des gaz d'échappement des équipements de fabrication par combustion, adsorption, lavage à l'eau, etc.

Industrie et marché des semi-conducteursQuestions sur ce thème →

ASIC (circuit intégré spécifique): LSI conçu spécifiquement pour une application ou un client donné. Plus avantageux en performance et en consommation qu'un produit générique, mais coûteux à développer ; adapté aux gros volumes.
Cycle du silicium: Phénomène d'alternance périodique d'expansion et de récession du marché des semi-conducteurs selon l'équilibre entre offre et demande. Une des causes est que la construction des usines prend du temps, si bien que l'ajustement de l'offre est en retard sur la demande.
Fabless: Modèle d'entreprise sans usine de fabrication propre, spécialisée dans la conception et la vente de semi-conducteurs.
Fonderie (foundry): Entreprise ou modèle d'activité spécialisé dans la fabrication sous contrat de semi-conducteurs conçus par d'autres sociétés.
IDM (fabricant de composants intégré): Entreprise de semi-conducteurs qui assure elle-même toute la chaîne : conception, fabrication front-end et back-end, et vente.
Loi d'échelle de Dennard: Loi selon laquelle la réduction dans la même proportion des dimensions des transistors et de la tension d'alimentation permet d'augmenter vitesse et densité à densité de puissance constante. Elle a cessé de s'appliquer au milieu des années 2000, la tension devenant difficile à abaisser.
Loi de Moore: Règle empirique selon laquelle le nombre de transistors d'un circuit intégré double environ tous les 2 ans. Elle a servi d'objectif à la miniaturisation des semi-conducteurs.
MPW (plaquette multi-projets): Dispositif de prototypage où les conceptions de plusieurs clients partagent une même plaquette (un même jeu de masques). Comme le coût élevé des masques est partagé, il est utilisé par les universités et les start-up.
OSAT: Entreprise sous-traitante des étapes de back-end des semi-conducteurs, comme l'assemblage et le test.
Semi-conducteurs discrets: Catégorie de produits assurant seuls une fonction unique : diodes, transistors individuels, MOSFET de puissance, etc. Elle se distingue des circuits intégrés, qui regroupent de nombreux composants.
SoC (système sur puce): LSI qui intègre sur une seule puce les fonctions nécessaires à un système : CPU, GPU, contrôleur mémoire, communications, etc. Le cœur des smartphones en est un exemple typique.

Packaging avancé (3D et chiplets)Questions sur ce thème →

Chiplet: Petite puce fabriquée séparément pour une fonction donnée. Plusieurs chiplets sont connectés dans un même boîtier pour constituer un grand système.
Collage hybride (hybrid bonding): Technique qui assemble directement les surfaces d'électrodes en cuivre et d'isolant, sans micro-billes (bumps). Elle permet un très grand nombre de connexions à pas extrêmement fin.
Couche de redistribution (RDL): Niveau d'interconnexion formé à la surface de la puce ou de la plaquette pour acheminer les plots jusqu'aux positions des bornes externes. Utilisée dans les boîtiers fan-out et les interposeurs.
CoWoS: Technologie d'intégration 2.5D de TSMC. Des puces logiques et des HBM sont placées côte à côte et connectées sur un interposeur silicium ; très utilisée pour les GPU destinés à l'IA.
HBM: Mémoire constituée de plusieurs puces de DRAM empilées et reliées par des TSV, offrant une bande passante élevée grâce à un bus très large.
Intégration 2.5D: Méthode d'assemblage où plusieurs puces sont placées côte à côte sur un substrat intermédiaire comme un interposeur silicium et reliées à haute densité par des interconnexions fines. Utilisée par exemple pour relier GPU et HBM.
Intégration 3D: Mode d'assemblage qui empile verticalement les puces et les relie par TSV ou collage hybride. Les interconnexions plus courtes apportent vitesse et faible consommation, mais la dissipation thermique devient un défi.
Interposeur silicium: Substrat intermédiaire en silicium sur lequel plusieurs puces sont placées côte à côte et interconnectées à haute densité par des lignes fines. Utilisé par exemple pour relier GPU et HBM.
Micro-bump: Bump bien plus petit qu'une bille de soudure ordinaire, utilisé pour relier des puces empilées par TSV ou une puce et un interposeur. Son pas est de l'ordre de quelques dizaines de µm.
TSV (via traversant le silicium): Électrode qui traverse le substrat de silicium. Elle relie verticalement des puces empilées sur une courte distance.
UCIe: Abréviation de Universal Chiplet Interconnect Express. Norme industrielle d'interface entre puces (die-to-die) visant à permettre la connexion de chiplets de fournisseurs différents.

Lire une fiche techniqueQuestions sur ce thème →

Aire de fonctionnement sûre: Domaine des combinaisons tension-courant dans lequel un transistor de puissance peut être utilisé sans dommage, abrégé SOA. Elle est représentée sur un graphique log-log, dont les limites sont fixées par la résistance à l'état passant, le courant nominal, la limite de puissance (thermique) et la tension de claquage. La limite thermique se relâche pour des impulsions plus courtes.
Conditions de fonctionnement recommandées: Plage de conditions, comme la tension d'alimentation et la température ambiante, dans laquelle un circuit intégré est censé fonctionner. Les valeurs min/max du tableau des caractéristiques électriques ne sont garanties que dans cette plage. Pour un composant 3,3 V, par exemple, l'alimentation peut être spécifiée de 3,0 à 3,6 V.
Courant de repos: Courant consommé par les circuits internes d'un circuit intégré, par exemple d'un régulateur, indépendamment du courant fourni à la charge ; noté IQ. Il détermine la consommation en veille des appareils sur batterie et varie de moins de 1 µA à quelques mA selon le produit.
Déclassement (derating): Utilisation des composants avec une marge sous leurs valeurs nominales de tension, de courant, de température, etc., plutôt qu'à pleine valeur nominale, afin d'améliorer la fiabilité. Les règles courantes sont une tension d'au plus 70 à 80 % de la valeur nominale, ou une température de jonction d'au plus 125 °C pour un maximum de 150 °C.
Errata: Document recensant les défauts connus découverts après la livraison, comme un comportement différent de la spécification, avec les révisions de puce concernées, les conditions d'apparition et les solutions de contournement. Il est fourni pour les circuits complexes comme les microcontrôleurs et doit être consulté tôt dans la conception.
Marge de bruit: Différence entre le niveau de tension garanti par une sortie et le niveau qu'une entrée est garantie d'interpréter correctement. La marge au niveau bas vaut VIL(max) − VOL(max) et celle au niveau haut VOH(min) − VIH(min) ; un bruit inférieur à cette valeur ne provoque pas d'erreur d'interprétation.
MSL (niveau de sensibilité à l'humidité): Classe indiquant la facilité avec laquelle un composant CMS absorbe l'humidité, définie par la norme JEDEC J-STD-020. Elle fixe la durée d'exposition admise en atelier (floor life) entre l'ouverture du sachet barrière à l'humidité et la refusion : 168 heures à 30 °C/60 % HR au plus pour le MSL 3. Les composants ayant dépassé cette durée sont étuvés pour les sécher avant montage.
Pad exposé (exposed pad): Grande surface métallique située sous les boîtiers tels que le QFN et reliée au die pad. Brasée sur la carte, elle constitue la principale voie d'évacuation de la chaleur et est généralement reliée aux plans de cuivre des couches internes par des vias thermiques.
Puissance dissipable admissible: Puissance maximale qu'un boîtier peut dissiper, notée Pd. Elle est fixée par la température de jonction maximale et la résistance thermique et doit, au-delà d'une certaine température ambiante (souvent 25 °C), être réduite proportionnellement à la température.
Rail-to-rail: Qualifie un ampli-op ou un composant similaire dont la plage d'entrée ou de sortie s'étend jusqu'à proximité des deux rails d'alimentation. Cela permet de grandes excursions de signal dans les circuits à alimentation unique basse tension, même si la sortie sature encore à quelques dizaines de mV des rails selon le courant de charge.
Sortie à drain ouvert (open drain): Sortie qui n'expose que le drain du transistor de sortie et ne pilote activement que le niveau bas. Le niveau haut est fourni par une résistance de tirage externe, si bien que plusieurs sorties peuvent partager une même ligne ou être reliées à des circuits alimentés sous une autre tension. Utilisée par exemple sur les bus I2C.
Temps de propagation: Temps entre un changement d'entrée et le changement de sortie qui en résulte. Pour les circuits logiques, il est mesuré entre les instants où l'entrée et la sortie franchissent 50 % de leur excursion, et spécifié séparément en tPLH (sortie de bas à haut) et tPHL (sortie de haut à bas). Il augmente avec la capacité de charge.
Tension de décalage d'entrée: Petite tension qu'il faut appliquer entre les entrées d'un ampli-op pour ramener sa sortie à zéro, due aux désappariements entre composants internes. Multipliée par le gain du circuit, elle devient une erreur de sortie : 2 mV avec un gain de 100 décalent la sortie jusqu'à 200 mV.
Tension de déchet (dropout): Différence minimale entre tensions d'entrée et de sortie dont un régulateur linéaire a besoin pour maintenir sa tension de sortie. Elle augmente avec le courant de sortie et, généralement, avec la température ; pour les LDO, elle est typiquement de quelques dizaines à quelques centaines de mV.
Tolérant 5 V: Entrée qui accepte 5 V sans dommage et sans qu'un courant ne s'écoule vers l'alimentation, même lorsque le circuit est alimenté en 3,3 V ou sous une tension similaire. Elle tolère seulement 5 V en entrée ; cela ne signifie pas que le circuit peut produire un signal de 5 V.
Valeurs maximales absolues: Limites de tension, de courant, de température, etc., dont le dépassement, même momentané, peut endommager ou dégrader le composant. Les respecter ne garantit pas un fonctionnement correct ; l'utilisation normale se fait dans les conditions de fonctionnement recommandées.

Systèmes informatiques

Arithmétique des ordinateursQuestions sur ce thème →

Absorption (perte de chiffres): Phénomène où, en additionnant deux nombres de valeurs absolues très différentes, les chiffres de poids faible du plus petit ne tiennent pas dans la mantisse et sont perdus. Problématique lors de l'addition d'un grand nombre de petites valeurs.
Additionneur à retenue anticipée: Additionneur qui calcule les retenues en parallèle à partir des signaux de génération g = a·b et de propagation p = a ⊕ b de chaque rang, sans attendre leur propagation depuis les rangs inférieurs. Le délai reste faible même pour de nombreux bits. Aussi appelé additionneur carry-lookahead.
Additionneur à retenue conservée (carry-save): Additionneur qui réduit trois nombres en deux, une « somme » et une « retenue », sans propager la retenue. Constitué simplement d'additionneurs complets juxtaposés, son délai est constant ; il sert dans les multiplieurs à additionner de nombreux produits partiels.
Algorithme de Booth: Méthode de multiplication qui découpe les bits du multiplicateur par groupes (de 2 bits, etc.) et les remplace par des chiffres signés pour réduire le nombre de produits partiels. En Booth de base 4, ceux-ci sont presque divisés par deux.
Arbre de Wallace: Architecture de multiplieur qui réduit en parallèle de nombreux produits partiels à l'aide d'un arbre d'additionneurs à retenue conservée. Le nombre d'étages est de l'ordre du logarithme du nombre de bits ; utilisé dans les multiplieurs rapides. Les deux derniers nombres sont additionnés par un additionneur classique.
Arithmétique saturée: Opération qui, lorsque le résultat dépasse la plage représentable, le bloque à la valeur maximale ou minimale au lieu de le laisser reboucler par débordement. Utilisée en traitement du signal audio et image pour éviter de grosses erreurs.
Arrondi au plus proche pair: Méthode qui arrondit à la valeur représentable la plus proche et, en cas d'égalité exacte, vers celle dont le bit de poids faible est pair (0). C'est l'arrondi par défaut d'IEEE 754 ; l'erreur d'arrondi n'est pas biaisée dans un sens.
bfloat16: Format à virgule flottante sur 16 bits : 1 bit de signe, 8 bits d'exposant, 7 bits de mantisse. Son exposant étant identique à celui du FP32, sa plage est large ; malgré sa faible précision, il est utilisé pour l'entraînement d'IA. Le FP16 (exposant 5 bits, mantisse 10 bits) est plus précis mais de plage plus étroite.
Décalage arithmétique: Décalage à droite d'un entier signé qui recopie le bit de signe dans les bits de poids fort libérés. Décaler un nombre négatif d'un bit vers la droite donne la division par 2 arrondie vers le bas. Insérer des 0 correspond au décalage logique.
Élimination catastrophique (perte de chiffres significatifs): Phénomène où la soustraction de deux nombres presque égaux annule les chiffres de poids fort et réduit fortement le nombre de chiffres significatifs. La part relative des erreurs d'arrondi initiales devient importante. On l'évite en transformant la formule de calcul.
Epsilon machine: Écart entre 1 et le plus petit nombre à virgule flottante représentable supérieur à 1. C'est une mesure de la précision relative : 2⁻²³ (environ 1,19 × 10⁻⁷) en simple précision et 2⁻⁵² (environ 2,2 × 10⁻¹⁶) en double précision.
Exposant: Champ de bits d'un nombre à virgule flottante indiquant la puissance de 2 par laquelle multiplier. Pour représenter aussi les exposants négatifs, on stocke l'exposant réel augmenté d'un biais (127 en simple précision).
FMA (multiplication-addition fusionnée): Opération qui calcule a × b + c en une seule instruction, sans arrondir le produit intermédiaire et avec un seul arrondi final. Plus rapide et plus précise que la multiplication et l'addition séparées. Très utilisée dans les calculs matriciels.
FP8: Format à virgule flottante sur 8 bits. Il existe E4M3 (exposant 4 bits, mantisse 3 bits) et E5M2 (exposant 5 bits, mantisse 2 bits), choisis selon le besoin de précision ou de plage. Utilisé pour accélérer et rendre plus économes l'entraînement et l'inférence en IA.
IEEE 754: Norme internationale définissant la représentation des nombres à virgule flottante et les règles de calcul. Elle définit les formats simple précision (32 bits), double précision (64 bits), etc., les modes d'arrondi et les valeurs spéciales comme l'infini et NaN, afin que les résultats soient identiques d'un ordinateur à l'autre.
INT8: Entier signé sur 8 bits (−128 à 127). En inférence d'IA, convertir poids et activations en INT8 avec un facteur d'échelle (quantification) réduit fortement les calculs et la mémoire, et permet un traitement rapide avec de petits circuits entiers.
Mantisse: Suite de bits représentant les chiffres significatifs d'un nombre à virgule flottante. Pour les nombres normalisés, le 1 de tête est implicite, si bien qu'en simple précision 23 bits stockés donnent 24 bits de précision.
NaN: Abréviation de Not a Number : valeur spéciale à virgule flottante produite par des opérations sans résultat numérique défini, comme 0 ÷ 0 ou la racine carrée d'un nombre négatif. Représentée par un exposant tout à 1 et une mantisse non nulle ; deux NaN ne sont jamais égaux.
Nombre dénormalisé: Nombre à virgule flottante dont l'exposant est entièrement à 0 ; sans supposer de 1 implicite en tête, il représente des nombres proches de 0, plus petits que les nombres normalisés. Il assure une transition progressive vers 0 (dépassement inférieur graduel) et garantit que x − y = 0 implique x = y.
Virgule fixe: Représentation des nombres fractionnaires avec une position de virgule fixée, sur la même suite de bits qu'un entier. Calculable avec des circuits arithmétiques entiers, compacts et peu gourmands, mais la plage représentable est étroite. On la note parfois par le nombre de bits fractionnaires, comme Q15.

ISA et assembleurQuestions sur ce thème →

ABI (interface binaire d'application): Conventions au niveau du code machine permettant à des programmes et bibliothèques compilés de fonctionner ensemble : convention d'appel, taille et alignement des types de données, mode d'appel système, etc.
Adressage relatif au PC: Méthode qui exprime l'adresse de destination d'un branchement ou d'une donnée par la distance depuis l'adresse de l'instruction courante (PC). Cette distance ne change pas quel que soit l'emplacement du programme, d'où son rôle de base pour le code indépendant de la position.
Adresse de retour: Adresse à laquelle revenir une fois la fonction terminée. En RISC-V, l'instruction jal place l'adresse de l'instruction suivante dans ra (x1) ; en x86, l'instruction call l'empile.
Architecture load-store: Type d'ISA où seuls les instructions de chargement (load) et de rangement (store) accèdent à la mémoire, les opérations comme l'addition se faisant entre registres. Adoptée par RISC-V et ARM, elle donne des instructions régulières, faciles à traiter en pipeline.
Assembleur: Logiciel qui convertit un programme écrit en langage d'assemblage en suites de bits d'instructions machine. Il traduit les étiquettes en adresses et remplace les pseudo-instructions par de vraies instructions.
Cadre de pile (stack frame): Zone allouée sur la pile à chaque appel de fonction. Elle contient l'adresse de retour, les registres sauvegardés, les variables locales, etc., et est libérée au retour de la fonction.
Codes de condition: Indicateurs (flags) signalant si le résultat d'une comparaison ou d'une opération est nul, négatif, avec retenue ou débordement. Les branchements conditionnels de x86 et d'ARM s'en servent. RISC-V n'a pas de codes de condition.
Convention d'appel: Règles définissant, lors d'un appel de fonction, les registres ou la pile utilisés pour passer arguments et valeur de retour, et qui sauvegarde quels registres. Partie importante de l'ABI.
Créneau de délai de branchement (delay slot): Règle d'ISA selon laquelle l'instruction qui suit immédiatement un branchement est exécutée, que le branchement soit pris ou non. Présente dans les anciens MIPS, etc., elle a entravé les conceptions ultérieures en introduisant dans l'ISA une contrainte du pipeline.
Extension de signe: Lors de l'élargissement d'un entier signé à un plus grand nombre de bits, recopie du bit de poids fort (signe) dans tous les bits supérieurs. La valeur est conservée. Remplir les bits supérieurs de 0 s'appelle l'extension par zéros.
Fonction feuille: Fonction qui n'appelle aucune autre fonction. L'adresse de retour n'étant pas écrasée, il n'est pas nécessaire de la sauvegarder, et l'on peut souvent se passer de cadre de pile.
Instructions compressées: Instructions fréquentes codées sur moins de bits que la normale. L'extension C de RISC-V ajoute des instructions de 16 bits et réduit la taille du code d'environ 25 à 30 %.
Micro-opération: Opération élémentaire résultant de la décomposition interne d'une instruction par le CPU, aussi notée μop. Les CPU x86 décomposent les instructions complexes en μops pour les exécuter avec des techniques rapides proches du RISC.
Mode d'adressage: Manière dont une instruction désigne l'adresse d'une donnée ou d'une destination de saut : immédiat, registre, registre de base + déplacement, relatif au PC, etc.
Pointeur de cadre (frame pointer): Registre qui pointe, sans bouger, sur la position de la pile à l'entrée de la fonction. En RISC-V, c'est s0 (fp). Il permet d'adresser les variables locales à distance fixe et facilite le suivi de la chaîne d'appels.
Pointeur de pile: Registre pointant sur l'adresse du sommet actuel de la pile. En RISC-V, c'est sp (x2). Dans de nombreuses ISA, la pile croît vers les adresses basses.
Pseudo-instruction: Élément qui s'écrit comme une instruction en assembleur mais que l'assembleur remplace par une ou plusieurs instructions réelles. Par exemple nop, mv, li, j et ret en RISC-V.
Registre sauvegardé par l'appelant (caller-saved): Registre que la fonction appelée peut modifier librement. Si sa valeur est nécessaire après l'appel, l'appelant doit la sauvegarder. En RISC-V : t0 à t6 et a0 à a7.
Registre sauvegardé par l'appelé (callee-saved): Registre dont la valeur est garantie conservée à travers un appel de fonction. Si la fonction appelée l'utilise, elle le sauvegarde et le restaure avant de retourner. En RISC-V, ce sont s0 à s11.
Valeur immédiate: Constante directement intégrée à l'instruction. Pour addi de RISC-V, c'est un entier signé de 12 bits, étendu en signe avant utilisation.

CompilateursQuestions sur ce thème →

Allocation de registres: Traitement du compilateur qui affecte les variables et valeurs intermédiaires du programme au nombre limité de registres du CPU. On l'effectue, par exemple par coloration du graphe d'interférence, de sorte que des valeurs utilisées simultanément ne partagent pas le même registre.
Analyse lexicale: Première phase d'un compilateur, qui découpe la suite de caractères du code source en lexèmes (tokens) : identifiants, nombres, opérateurs, mots réservés. Les espaces et commentaires y sont aussi éliminés.
Analyse syntaxique: Étape du compilateur qui vérifie qu'une suite de jetons respecte la grammaire du langage et construit la structure du programme sous forme d'arbre. C'est là que sont détectées les erreurs de syntaxe.
Arbre syntaxique abstrait (AST): Représentation de la structure d'un programme sous forme d'arbre dont les nœuds sont les opérations et les instructions. Les informations sans signification, comme parenthèses et séparateurs, sont omises ; la priorité des opérateurs est exprimée par la forme de l'arbre.
Bloc de base: Suite d'instructions sans point d'entrée ni de sortie de branchement intermédiaire, toujours exécutée d'un bout à l'autre. Elle constitue un nœud du graphe de flot de contrôle et l'unité de l'optimisation locale.
Compilation JIT: Méthode qui compile en langage machine, pendant l'exécution, les parties les plus souvent exécutées d'un programme. Elle permet des optimisations exploitant les informations d'exécution. Utilisée notamment dans les environnements Java et JavaScript.
Débordement (spill): En allocation de registres, sauvegarde de certaines valeurs en mémoire (pile) lorsque les valeurs simultanément vivantes dépassent le nombre de registres. Les instructions de sauvegarde et de rechargement ralentissent l'exécution.
Déroulage de boucle (loop unrolling): Optimisation qui recopie plusieurs fois le corps d'une boucle pour réduire le nombre d'itérations. Elle diminue le coût des branchements et des tests de compteur et facilite le réordonnancement des instructions, mais augmente la taille du code.
Élimination des sous-expressions communes: Optimisation qui, lorsqu'une expression donnant la même valeur est calculée plusieurs fois, ne la calcule qu'une fois et réutilise le résultat. On vérifie au préalable que ses opérandes ne changent pas entre-temps.
Forme SSA: Forme de représentation intermédiaire où les variables sont renommées pour que chacune ne soit affectée qu'une seule fois dans le programme. Aux points de jonction, une fonction φ choisit la valeur. Les relations définition-utilisation deviennent explicites, ce qui facilite l'optimisation.
Graphe de flot de contrôle: Graphe représentant le flux d'exécution d'un programme, avec les blocs de base comme nœuds et les branchements entre blocs comme arcs. Utilisé pour détecter les boucles et analyser le flot de données.
Inlining (expansion en ligne): Optimisation qui remplace un appel de fonction par le corps de la fonction appelée. Le coût d'appel disparaît et d'autres optimisations deviennent possibles, mais le code grossit.
LLVM: Infrastructure de compilation organisée autour d'une représentation intermédiaire commune (LLVM IR), qui permet de combiner des frontaux propres à chaque langage, des passes d'optimisation et des back-ends propres à chaque CPU. Utilisée par de nombreux langages et CPU.
Ordonnancement des instructions: Optimisation qui réordonne les instructions sans changer le résultat afin de masquer les latences de calcul et de mémoire par l'exécution d'autres instructions indépendantes.
Réduction de force (strength reduction): Optimisation qui remplace des opérations coûteuses comme la multiplication par des opérations légères comme l'addition ou le décalage. Par exemple, au lieu de calculer i * 4 à chaque itération d'une boucle, on ajoute 4 à chaque tour.
Repli de constantes (constant folding): Optimisation qui calcule à la compilation les expressions dont la valeur est connue et les remplace par la constante résultante. Par exemple, 3 * 4 devient 12. Réduit les calculs à l'exécution.
Représentation intermédiaire: Forme interne au compilateur représentant le programme indépendamment du langage source et du CPU. La plupart des optimisations s'y effectuent, ce qui sépare le front-end propre au langage du back-end propre au CPU.
Vectorisation: Optimisation qui transforme un même calcul effectué élément par élément dans une boucle en un traitement de plusieurs éléments à la fois par instructions SIMD. Elle exige l'absence de dépendances de données entre itérations.

Éditeurs de liens, chargeurs et exécutablesQuestions sur ce thème →

ASLR: Abréviation de Address Space Layout Randomization. Contre-mesure qui change à chaque exécution les adresses de la pile, du tas, des bibliothèques partagées et de l'exécutable, pour qu'un attaquant ne puisse pas facilement les prévoir.
Bibliothèque partagée: Bibliothèque chargée à l'exécution par édition de liens dynamique : .so sous Linux, .dll sous Windows. Compilée en code indépendant de la position, ses pages de code peuvent être partagées par de nombreux processus.
Bibliothèque statique: Archive regroupant de nombreux fichiers objets (.a sous Linux). Lors de l'édition de liens statique, l'éditeur de liens n'en extrait que les objets nécessaires pour les intégrer à l'exécutable.
Chargeur (loader): Fonction de l'OS qui charge un exécutable en mémoire, place chaque section avec ses droits, prépare les arguments sur la pile et lance le programme.
Code indépendant de la position: Code machine qui fonctionne sans modification quelle que soit l'adresse de chargement en mémoire. Aussi appelé PIC. Il utilise des références relatives au PC et la GOT ; employé pour les bibliothèques partagées et les PIE.
Décoration de noms (name mangling): Construction par le compilateur C++ de noms de symboles intégrant les types des arguments et l'espace de noms. Elle permet à l'éditeur de liens de distinguer les fonctions surchargées.
Éditeur de liens (linker): Logiciel qui combine plusieurs fichiers objets et bibliothèques, résout les symboles et effectue la relocalisation pour produire un exécutable ou une bibliothèque partagée.
Éditeur de liens dynamique: Logiciel qui, au lancement d'un programme lié dynamiquement, recherche et charge les bibliothèques partagées, effectue la relocalisation et la liaison des symboles, puis démarre le programme. Par exemple ld.so sous Linux.
Édition de liens dynamique: Méthode qui charge et lie les bibliothèques partagées à l'exécution. Les bibliothèques peuvent être partagées entre processus et une correction s'applique par simple remplacement, mais des bibliothèques compatibles doivent être présentes dans l'environnement.
Édition de liens statique: Méthode qui copie le code des bibliothèques utilisées dans l'exécutable. Le programme fonctionne même sans les bibliothèques dans l'environnement d'exécution, mais le fichier est plus gros et les correctifs des bibliothèques ne sont pris en compte qu'après reconstruction.
ELF: Abréviation de Executable and Linkable Format. Format de fichier utilisé pour les fichiers objets, exécutables et bibliothèques partagées sous Linux et les autres OS de type UNIX, ainsi que dans l'embarqué.
Fichier objet: Fichier produit par le compilateur à partir d'un fichier source. Il contient le code machine, les valeurs initiales des données, la table des symboles et les informations de relocalisation, mais les adresses des autres fichiers n'y sont pas résolues : il n'est exécutable qu'après édition de liens.
Fragmentation: Phénomène où, à force d'allocations et de libérations, la mémoire libre se morcelle : bien que le total soit suffisant, on ne peut plus allouer un grand bloc contigu.
GOT (table globale des décalages): Table regroupant les adresses réelles des variables et fonctions externes. L'éditeur de liens dynamique la remplit à l'exécution ; le code indépendant de la position y passe pour ses références, sans avoir à modifier ses pages de code.
PIE (exécutable indépendant de la position): Exécutable dont le programme principal est lui aussi compilé en code indépendant de la position. Il fonctionne quelle que soit l'adresse de chargement, ce qui permet à l'ASLR de rendre aléatoire l'adresse du code principal.
PLT (Procedure Linkage Table): Table de petits points d'entrée servant à appeler les fonctions des bibliothèques partagées. Avec la liaison paresseuse, l'éditeur de liens dynamique résout l'adresse au premier appel et l'écrit dans la GOT.
Point d'entrée: Adresse à laquelle commence l'exécution d'un programme, enregistrée dans l'en-tête ELF. En C, il ne s'agit généralement pas de main mais d'un code de démarrage comme _start, qui initialise puis appelle main.
Relocalisation: Opération qui, une fois les adresses définitives du code et des données fixées, remplace les adresses provisoires contenues dans les instructions et les données par les bonnes valeurs. Effectuée par l'éditeur de liens, et en partie à l'exécution par l'éditeur de liens dynamique.
Résolution des symboles: Traitement de l'éditeur de liens qui associe les noms de fonctions et de variables référencés dans un fichier à leur définition située ailleurs. En l'absence de définition, on obtient une erreur de référence indéfinie ; avec plusieurs définitions, une erreur de définition multiple.
Script d'édition de liens: Fichier indiquant à l'éditeur de liens à quelles adresses mémoire placer chaque section. En développement embarqué, il sert à définir le placement en flash et en RAM et l'adresse de la table des vecteurs d'interruption.
Section BSS: Zone des variables globales et statiques sans valeur initiale (ou initialisées à 0). Seule sa taille est enregistrée dans le fichier, la zone étant remplie de 0 au chargement, ce qui n'alourdit pas l'exécutable.
Symbole faible: Définition de secours remplacée par une définition ordinaire (forte) de même nom si elle existe. Utilisé dans l'embarqué, par exemple pour le traitement par défaut des gestionnaires d'interruption.
Table des symboles: Liste, contenue dans un fichier objet ou exécutable, des noms de fonctions et de variables avec leurs adresses, etc. Utilisée pour l'édition de liens et le débogage ; strip permet de la supprimer.
Tas (heap): Zone mémoire où, pendant l'exécution, on alloue la taille nécessaire avec malloc, etc., et qu'on libère avec free. Des allocations et libérations répétées peuvent provoquer une fragmentation.

Système d'exploitation et matérielQuestions sur ce thème →

Appel système: Mécanisme par lequel une application demande à l'OS des services comme la lecture-écriture de fichiers ou l'allocation mémoire. Une instruction dédiée déclenche une exception, fait passer en mode privilégié et appelle le traitement du noyau.
ASID (identifiant d'espace d'adressage): Numéro associé à chaque entrée du TLB indiquant à quel espace d'adressage de processus appartient la traduction. Il évite de vider tout le TLB lors d'un changement de processus et réduit les défauts de TLB qui suivent.
Changement de contexte: Bascule du processus ou du thread exécuté par le CPU. L'état (registres, compteur ordinal, etc.) est sauvegardé et restauré ; lors d'un changement de processus, l'espace d'adressage est aussi changé.
Copie sur écriture (copy-on-write): Méthode où la mémoire dupliquée est d'abord partagée avec l'original, et seule la page concernée est copiée au moment où l'un des deux tente d'y écrire. Elle accélère la création de processus et économise la mémoire.
Défaut de page (page fault): Exception levée par le CPU lorsque la page accédée n'est pas affectée en mémoire physique, ou lors d'un type d'accès non autorisé. Le système d'exploitation prépare la page et réexécute l'instruction, ou traite l'accès comme illégal.
E/S mappées en mémoire: Méthode qui attribue aux registres des périphériques des adresses précises dans le même espace d'adressage que la mémoire, pour les manipuler avec des instructions de lecture et d'écriture ordinaires. Cette zone est configurée comme non cachable.
Écroulement (thrashing): État où, faute de mémoire physique, les évictions et chargements de pages se répètent sans cesse et le traitement n'avance presque plus. On y remédie en réduisant le nombre de processus actifs ou en ajoutant de la mémoire.
Gestionnaire d'interruption: Routine exécutée par le CPU lorsqu'une interruption ou une exception survient. Elle sauvegarde l'état du traitement interrompu, effectue le traitement selon la cause, puis reprend le traitement initial. En principe, elle doit être aussi courte que possible.
Hyperviseur: Logiciel permettant d'exécuter plusieurs machines virtuelles sur un même ordinateur. Il répartit CPU, mémoire et périphériques entre les OS des machines virtuelles et les isole les uns des autres. Aussi appelé moniteur de machines virtuelles.
IOMMU: Unité qui traduit en adresses physiques, en les protégeant, les adresses utilisées par les périphériques pour le DMA. Elle empêche un périphérique d'écrire dans une mémoire non autorisée et sert aussi à affecter des périphériques à des machines virtuelles.
Mode privilégié: Mode de fonctionnement du CPU réservé au noyau de l'OS. Il permet d'exécuter des instructions sensibles comme la configuration des tables de pages ou les entrées-sorties, et se distingue du mode utilisateur où tournent les applications.
NMI (interruption non masquable): Interruption toujours prise en compte, quel que soit le masquage des interruptions. Utilisée pour signaler les erreurs mémoire non corrigibles, les anomalies matérielles graves ou le chien de garde.
Pagination à la demande: Méthode qui ne charge pas toutes les pages d'un programme au départ, mais les charge en mémoire physique lors du premier accès, au moment du défaut de page. Démarrage rapide et économie de mémoire pour les parties inutilisées.
Pagination imbriquée (nested paging): Méthode où le matériel parcourt successivement deux niveaux de tables des pages : la traduction gérée par l'OS de la machine virtuelle et celle gérée par l'hyperviseur. Elle réduit les interventions de l'hyperviseur et accélère la virtualisation.
Pilote de périphérique: Composant de l'OS qui fait fonctionner un périphérique particulier. Il gère les registres du périphérique et le traitement des interruptions, et permet aux applications d'utiliser le périphérique selon une procédure commune.
Table des pages: Table qui associe les numéros de page des adresses virtuelles aux numéros de page des adresses physiques. L'OS en crée une par processus et la MMU du CPU la consulte pour traduire les adresses. Chaque entrée contient aussi des bits de protection.
Table des vecteurs d'interruption: Table donnant, pour chaque type d'interruption ou d'exception, l'adresse de début du gestionnaire correspondant. Le CPU la consulte à partir du numéro de la cause pour déterminer où commence le traitement.
TLB shootdown: Opération qui, sur un multiprocesseur, fait invalider les traductions obsolètes restées dans les TLB des autres cœurs après modification de la table des pages. Elle passe par des interruptions interprocesseurs ou par une instruction diffusant l'invalidation à tous les cœurs, et prend du temps.

Hiérarchie mémoireQuestions sur ce thème →

Allocation en écriture (write allocate): Politique qui, lors d'un défaut de cache en écriture, charge la ligne dans le cache avant d'écrire. Souvent combinée à l'écriture différée (write-back). La politique qui écrit directement au niveau inférieur sans charger est la non-allocation en écriture (no-write allocate).
Blocage de boucle (loop blocking): Optimisation qui découpe un grand tableau en petits blocs tenant dans le cache, de sorte que les données chargées soient réutilisées plusieurs fois avant d'être évincées. Très efficace pour le produit matriciel, etc.
Cache associatif par ensembles: Organisation de cache où une donnée peut être placée dans n'importe lequel des emplacements (voies) d'un ensemble déterminé par l'adresse. Avec n voies, n étiquettes sont comparées en parallèle à chaque accès.
Cache entièrement associatif: Organisation de cache où toute donnée peut être placée à n'importe quel emplacement. Il n'y a pas de défauts de conflit, mais toutes les étiquettes doivent être comparées, ce qui ne convient pas aux grands caches. Utilisé notamment pour les TLB.
Cache non bloquant: Cache qui continue d'accepter et de traiter d'autres accès pendant le traitement d'un défaut. Il peut traiter plusieurs défauts simultanément et masquer les latences mémoire en les recouvrant.
Correspondance directe (direct-mapped): Organisation de cache où chaque adresse ne peut être placée qu'à un seul emplacement. Circuit simple et temps d'accès court en cas de succès, mais les défauts par conflit sont fréquents.
Défaut de capacité (capacity miss): Défaut de cache dû au fait que les données utilisées par le programme (ensemble de travail) dépassent la capacité du cache. Il survient même en cache totalement associatif ; on le réduit en agrandissant le cache ou en augmentant la réutilisation des données.
Défaut de conflit: Défaut de cache survenant alors que la capacité suffit, parce que plusieurs données se disputent le même ensemble et s'évincent mutuellement. Aussi appelé défaut de collision. On le réduit en augmentant l'associativité ou en décalant le placement des données.
Défaut obligatoire (compulsory miss): Défaut de cache inévitable lors du premier accès à une donnée. Il ne diminue pas avec la taille du cache, mais peut être réduit avec des lignes plus grandes ou par préchargement.
Écriture immédiate (write-through): Méthode qui écrit dans le niveau inférieur (mémoire principale, etc.) en même temps que dans le cache. Le niveau inférieur est toujours à jour, mais le trafic d'écriture est important ; on la combine avec un tampon d'écriture.
Ligne de cache: Unité de transfert de données entre le cache et le niveau inférieur, aussi appelée bloc de cache. Elle fait 64 octets sur la plupart des CPU ; les bits de poids faible de l'adresse donnent la position (offset) dans la ligne.
Localité spatiale: Propriété selon laquelle, après un accès à une adresse, les adresses voisines ont de fortes chances d'être accédées peu après. Exemple : lecture séquentielle d'un tableau. C'est pourquoi les données sont chargées par ligne de cache.
Localité temporelle: Propriété selon laquelle une donnée ou une instruction déjà accédée a de fortes chances d'être de nouveau accédée prochainement. Les variables réutilisées dans une boucle en sont un exemple ; c'est l'une des raisons de l'efficacité des caches.
LRU (Least Recently Used): Politique de remplacement de cache qui évince la donnée inutilisée depuis le plus longtemps. Elle exploite bien la localité temporelle, mais une gestion exacte est difficile avec de nombreuses voies, d'où l'usage d'approximations.
Pénalité de défaut (miss penalty): Temps supplémentaire nécessaire, lors d'un défaut de cache, pour aller chercher la donnée au niveau inférieur. Il dépend du temps d'accès du niveau inférieur et du temps de transfert de la ligne.
Préchargement (prefetch): Chargement dans le cache, avant qu'elles ne soient demandées, de données qui seront probablement nécessaires prochainement. Il existe une méthode matérielle, qui détecte la régularité des accès, et une méthode logicielle, commandée par instruction.
Temps d'accès mémoire moyen (AMAT): Durée moyenne d'un accès mémoire, calculée par temps de succès + taux de défauts × pénalité de défaut. Indicateur de base pour comparer les performances des caches.

Multicœur et synchronisationQuestions sur ce thème →

Acquisition-libération (acquire-release): Garantie d'ordre selon laquelle les opérations suivant une acquisition ne remontent pas avant elle, et celles précédant une libération ne descendent pas après elle. Utilisée pour prendre et relâcher les verrous, plus légère qu'une barrière complète.
Barrière mémoire: Instruction garantissant que les opérations mémoire antérieures à la barrière deviennent visibles aux autres cœurs avant les opérations postérieures. Aussi appelée fence, par exemple fence en RISC-V.
Cohérence séquentielle: Modèle de cohérence mémoire le plus intuitif : les opérations de tous les cœurs s'ordonnent en une séquence unique, où celles de chaque cœur apparaissent dans l'ordre du programme.
Compare-and-swap: Instruction atomique qui écrit une nouvelle valeur en mémoire uniquement si la valeur actuelle est égale à la valeur attendue. Aussi notée CAS. En boucle, en relisant et réessayant en cas d'échec, elle permet des mises à jour sans verrou.
Course aux données (data race): Situation où plusieurs threads accèdent simultanément et sans synchronisation à une même variable, au moins un accès étant une écriture. Le résultat varie d'une exécution à l'autre ; en C et C++, le comportement est indéfini.
Espionnage de bus (snooping): Méthode de cohérence où chaque cache surveille les lectures et écritures des autres cœurs circulant sur un bus partagé, etc., et met à jour l'état de ses propres lignes. Adaptée à un petit nombre de cœurs.
Faux partage (false sharing): Phénomène où des threads distincts modifient des variables distinctes situées sur la même ligne de cache, ce qui fait circuler la ligne entre les cœurs et ralentit le traitement.
Instruction atomique: Instruction qui effectue lecture et écriture mémoire en une seule opération indivisible, sans interruption par un autre cœur : CAS, fetch-and-add, LR/SC, etc.
Interblocage (deadlock): État où plusieurs threads détiennent chacun une ressource tout en attendant celle d'un autre, si bien qu'aucun ne peut avancer. On l'évite en fixant globalement l'ordre d'acquisition des verrous.
LR/SC: Paire d'instructions chargement réservé (LR) et rangement conditionnel (SC), aussi appelées LL et SC. Si un autre cœur écrit à l'adresse après LR, SC échoue, ce qui permet de réaliser des mises à jour atomiques.
Mémoire transactionnelle: Mécanisme qui exécute une section critique de façon spéculative, la valide d'un bloc en l'absence de conflit, et l'annule pour la réexécuter en cas de conflit.
Modèle de cohérence mémoire: Ensemble de règles définissant dans quel ordre les lectures et écritures d'un cœur à plusieurs adresses peuvent être observées par les autres cœurs. Exemples : cohérence séquentielle, TSO de x86, modèles faibles d'ARM et de RISC-V.
Mutex: Verrou qui ne peut être détenu que par un seul thread à la fois. En général, un thread qui ne peut l'obtenir est endormi et cède le CPU, puis réveillé par le système d'exploitation à la libération.
NUMA: Abréviation de Non-Uniform Memory Access. Architecture où il existe des mémoires proches et éloignées d'un cœur, l'accès à une mémoire éloignée étant plus lent. Placer données et threads du même côté accélère le traitement.
Problème ABA: Problème où une valeur passe de A à B puis revient à A, si bien qu'un CAS qui ne compare que la valeur réussit sans voir le changement. À surveiller dans les structures de données sans verrou.
Protocole à répertoire (directory-based): Méthode de cohérence qui enregistre dans une table quels cœurs détiennent chaque ligne et ne notifie que les cœurs concernés. Utilisée dans les systèmes à grand nombre de cœurs.
Protocole MESI: Protocole de cohérence qui gère chaque ligne de cache selon quatre états : Modified, Exclusive, Shared et Invalid. Lors d'une écriture, les copies des autres cœurs sont invalidées.
Sans verrou (lock-free): Propriété d'un algorithme garantissant que, même si un thread s'arrête en cours de route, au moins un des autres threads peut progresser. Réalisé avec des instructions atomiques comme CAS.
Section critique: Partie d'un programme manipulant des données partagées qui ne doit être exécutée que par un seul thread à la fois. On la protège par un verrou, par exemple, et on la garde aussi courte que possible.
Sémaphore: Mécanisme de synchronisation doté d'un compteur représentant le nombre restant. On le décrémente de 1 avant usage (en attendant s'il vaut 0) et on l'incrémente de 1 après. Sert à gérer les ressources dont le nombre d'utilisations simultanées est limité.
Synchronisation par barrière: Synchronisation qui fait attendre les threads arrivés en premier jusqu'à ce que tous aient atteint ce point, pour aligner tout le monde à chaque phase. À distinguer de la barrière mémoire.
Tampon d'écriture (store buffer): Petit tampon dans lequel un cœur accumule temporairement ses écritures. Il permet de passer à l'instruction suivante sans attendre la fin de l'écriture, mais les autres cœurs voient les écritures avec un retard.
TSO (Total Store Order): Modèle de cohérence mémoire de x86. Il autorise seulement qu'une lecture à une autre adresse dépasse une écriture qui la précède. Modèle reflétant la présence du tampon d'écriture (store buffer).
Variable de condition: Mécanisme de synchronisation qui endort un thread jusqu'à ce qu'une condition soit remplie et le réveille sur notification d'un autre thread. Au réveil, la condition doit être revérifiée.
Verrou lecteurs-rédacteur: Verrou qui admet simultanément autant de threads lecteurs que souhaité, mais un seul thread rédacteur, auquel cas personne d'autre ne peut entrer.
Verrou tournant (spinlock): Verrou dont l'attente consiste à tester en boucle la variable de verrou jusqu'à ce qu'il se libère. Rapide pour les attentes courtes, mais le CPU reste occupé pendant l'attente.

Programmation GPUQuestions sur ce thème →

Bloc de threads: Unité regroupant des threads de GPU. Un bloc s'exécute sur un seul SM, et ses threads peuvent partager des données en mémoire partagée et se synchroniser.
Boucle grid-stride: Façon d'écrire un noyau (kernel) où chaque thread traite les éléments par pas égal au nombre total de threads. Elle découple le nombre de threads lancés du nombre d'éléments.
Coalescence mémoire: Regroupement en un petit nombre d'accès mémoire des accès de threads voisins d'un warp à des adresses voisines. Aussi appelé accès coalescé.
Conflit de banc: Situation où plusieurs threads d'un warp accèdent simultanément à des adresses différentes d'un même banc de la mémoire partagée, ce qui sérialise les accès et ralentit le traitement. On l'évite par du remplissage (padding).
CUDA: Environnement de programmation permettant d'effectuer des calculs généraux sur les GPU NVIDIA. Les noyaux s'écrivent dans une extension du C++, et le parallélisme s'exprime par la hiérarchie grille-bloc-thread.
Divergence de warp: Situation où, dans un même warp, les threads suivent des chemins différents à cause d'un branchement conditionnel. Les chemins étant exécutés l'un après l'autre, l'efficacité diminue.
Masquage de latence: Fait de poursuivre d'autres travaux pendant l'attente de la mémoire, etc., pour que ce temps d'attente n'affecte pas les performances. Le GPU y parvient en commutant entre de nombreux warps.
Mémoire constante: Petite zone du GPU contenant des valeurs non modifiées pendant l'exécution du noyau. Si tous les threads d'un warp lisent la même adresse, une seule lecture est diffusée à tous, ce qui est rapide.
Mémoire épinglée (pinned memory): Mémoire verrouillée pour que le système d'exploitation ne déplace ni n'évince ses pages physiques. Le GPU peut y lire et écrire directement par DMA, ce qui accélère les transferts et permet de les rendre asynchrones.
Mémoire partagée (shared memory): Petite mémoire rapide située dans chaque SM du GPU et partagée par les threads d'un même bloc. C'est le programme qui décide de ce qu'on y place.
Mémoire unifiée: Mémoire accessible par le CPU et le GPU avec le même pointeur, les données migrant automatiquement selon les accès. Elle simplifie la programmation, mais le coût des migrations doit être surveillé.
Multiprocesseur de flux (SM): Dans les GPU NVIDIA, unité regroupant unités de calcul, registres, mémoire partagée, logique de commutation des warps, etc. (SM). Un GPU est formé de nombreux SM juxtaposés.
Noyau GPU (kernel): Fonction exécutée simultanément par de nombreux threads sur le GPU. Lancée depuis le programme côté CPU, chaque thread choisit les données qui lui reviennent d'après son numéro. Sens différent du noyau de l'OS.
OpenCL: Environnement de programmation standard pour le calcul parallèle sur des GPU, CPU, FPGA, etc. de différents fabricants. Il est défini par le consortium Khronos Group.
Précision mixte: Utilisation de précisions numériques différentes selon les parties du calcul. Les multiplications se font par exemple en FP16 et l'accumulation en FP32, conciliant vitesse et précision.
Réduction parallèle: Méthode qui calcule en parallèle une somme, etc., de nombreuses valeurs selon un arbre où l'on combine répétitivement les voisins. n valeurs sont traitées en log2 n étapes.
SIMT: Modèle « une instruction, plusieurs threads ». Le programme est écrit par thread, mais le matériel regroupe les threads en warps (32 chez NVIDIA) exécutant la même instruction.
Somme préfixe (prefix sum): Calcul des sommes cumulées depuis le début d'un tableau. Aussi appelé scan. Parallélisable, il sert à déterminer les positions d'écriture lors d'opérations de compactage.
Taux d'occupation (occupancy): Rapport entre le nombre de warps effectivement résidents sur un SM de GPU et le nombre maximal de warps pouvant y résider simultanément. Il dépend de l'utilisation des registres et de la mémoire partagée.
Tensor Core: Unité de calcul de GPU qui effectue en une seule instruction la multiplication-accumulation de petites matrices. Utilisée surtout avec des formats de faible précision, elle accélère fortement les calculs d'IA.

Pile matérielle et logicielle de l'IAQuestions sur ce thème →

All-reduce: Communication qui additionne élément par élément les valeurs détenues par tous les GPU et distribue le résultat à chacun. Utilisée pour moyenner les gradients en entraînement à parallélisme de données.
Attention: Mécanisme du Transformer où chaque token calcule la force de sa relation avec tous les autres tokens pour en agréger l'information. Le coût de calcul est proportionnel au carré de la longueur de la séquence.
Cache KV: Mémoire qui conserve, lors de l'inférence d'un grand modèle de langage, les Key et Value de l'attention des tokens déjà traités. Elle évite les recalculs mais grandit proportionnellement à la longueur du texte et à la taille du lot.
Checkpointing de gradients: Méthode qui ne conserve qu'une partie des résultats intermédiaires de la propagation avant et recalcule le reste lorsqu'il est nécessaire à la rétropropagation, réduisant ainsi la mémoire au prix d'un surcroît de calcul.
Compilateur d'IA: Logiciel qui analyse le graphe de calcul d'un modèle, optimise la fusion d'opérations, la disposition des données, le tuilage, etc., et génère du code pour le matériel cible. Exemples : XLA, TVM.
Décodage spéculatif: Méthode d'accélération de l'inférence où un petit modèle rédige un brouillon de quelques tokens, qu'un grand modèle vérifie en une seule passe pour adopter d'un coup la partie correcte.
Distillation des connaissances: Méthode qui entraîne un petit modèle élève à imiter les sorties d'un grand modèle enseignant, afin d'obtenir des performances proches avec un petit modèle.
Élagage (pruning): Méthode qui met à 0 les poids peu influents d'un réseau de neurones pour réduire calculs et mémoire. Les variantes structurées, qui annulent selon un motif défini, sont plus faciles à accélérer en matériel.
Entraînement tenant compte de la quantification: Méthode qui simule pendant l'entraînement l'arrondi dû à la quantification et ajuste les poids en tenant compte de cette erreur. Abrégée QAT. Elle préserve mieux la précision même avec peu de bits.
FlashAttention: Implémentation rapide de l'attention qui découpe le calcul en tuiles traitées dans la mémoire sur puce, sans écrire les grandes tables intermédiaires en HBM. Le résultat est identique à celui de l'attention classique.
Fusion d'opérateurs: Optimisation qui regroupe plusieurs opérations en un seul noyau, évitant d'écrire en mémoire puis de relire les résultats intermédiaires. Aussi appelée operator fusion.
Graphe de calcul: Représentation du calcul d'un modèle avec les opérations comme nœuds et les échanges de tenseurs comme arcs. Base de la différentiation automatique et des optimisations des compilateurs d'IA.
Inférence: Traitement d'IA qui produit une réponse à partir d'une entrée par la seule propagation avant, à l'aide des poids fixés par l'entraînement. Il demande moins de calcul et de mémoire que l'entraînement.
Intensité arithmétique: Nombre d'opérations d'un traitement divisé par le nombre d'octets lus et écrits en mémoire. Plus elle est grande, plus le traitement tend à être limité par le calcul ; plus elle est faible, plus il tend à être limité par la mémoire.
MFU: Abréviation de Model FLOPs Utilization. Indicateur exprimant en % de la performance crête du matériel la performance de calcul effective déduite du nombre d'opérations requis par le modèle.
Modèle Roofline: Modèle exprimant les performances atteignables comme le minimum entre la « performance crête » et « bande passante mémoire × intensité arithmétique ». Sert à déterminer si un traitement est limité par le calcul ou par la mémoire.
Moteur d'inférence (runtime): Logiciel qui charge un modèle entraîné et l'exécute rapidement en inférence grâce à l'optimisation du graphe, à la quantification, au choix de noyaux adaptés au matériel, etc.
ONNX: Format de modèle commun permettant d'échanger des modèles entre frameworks et moteurs d'inférence différents. Abréviation de Open Neural Network Exchange.
Parallélisme de données: Méthode d'entraînement distribué où chaque GPU détient une copie complète du modèle, calcule sur sa part des données, puis les gradients sont moyennés sur tous les GPU avant la mise à jour des poids.
Parallélisme de pipeline: Méthode de distribution qui répartit séquentiellement les couches du modèle sur plusieurs GPU. On fait circuler des micro-lots pour réduire le temps d'attente des GPU (bulles).
Parallélisme de tenseurs: Méthode de distribution qui répartit la matrice des poids d'une couche sur plusieurs GPU, par lignes ou par colonnes, calcule les produits partiels puis les regroupe par communication.
Parcimonie structurée (structured sparsity): Parcimonie où les zéros des poids suivent un motif fixe. Par exemple, la parcimonie 2:4, où 2 poids sur 4 sont nuls, permet un calcul environ 2 fois plus rapide sur les unités de calcul matriciel.
Préremplissage (prefill): Première phase de l'inférence d'un grand modèle de langage, qui traite d'un bloc les tokens du texte d'entrée. Elle tend à être limitée par le calcul. La génération qui suit, token par token, est appelée décodage.
Quantification post-entraînement: Méthode qui, après l'entraînement, examine la plage des valeurs des poids et activations du modèle sur des données représentatives, puis les convertit en faible précision. PTQ.
Rétropropagation: Calcul qui, lors de l'entraînement d'un réseau de neurones, propage l'erreur entre sortie et valeur attendue de la sortie vers l'entrée pour obtenir le gradient de chaque poids (backpropagation).
Taille de lot (batch size): Nombre d'entrées traitées ensemble. L'augmenter permet de réutiliser les poids et améliore l'efficacité, mais accroît la latence et la mémoire.
TOPS: Indicateur de performance des accélérateurs d'IA exprimant le nombre d'opérations par seconde en billions (téra). Il s'agit le plus souvent d'un maximum théorique compté en basse précision.

Systèmes embarqués et firmwareQuestions sur ce thème →

Anti-rebond (debounce): Traitement qui supprime les rebonds d'un interrupteur. Il existe des méthodes logicielles, qui lisent à intervalles réguliers et ne valident un changement d'état que si la même valeur persiste, et des méthodes matérielles.
Capture d'entrée (input capture): Fonction où le matériel enregistre la valeur du compteur du timer à l'instant où le signal d'entrée change. Elle permet de mesurer précisément la largeur ou la fréquence d'impulsions.
Chargeur d'amorçage (bootloader): Petit programme qui s'exécute en premier à la mise sous tension. Il vérifie et lance le firmware principal ou le remplace par une nouvelle version.
Chien de garde (watchdog timer): Temporisateur qui réinitialise le microcontrôleur s'il n'est pas réarmé (« kick ») par le logiciel dans le délai imparti. Il permet de se rétablir d'un emballement ou d'un blocage du programme.
Débit en bauds: Nombre de symboles transmis par seconde en communication série. En UART, il correspond au nombre de bits par seconde et doit être identique chez l'émetteur et le récepteur.
Détection de baisse de tension (brown-out): Fonction qui réinitialise le microcontrôleur lorsque la tension d'alimentation passe sous la valeur nécessaire, pour éviter un fonctionnement incertain et des écritures erronées en flash.
GPIO: Broche d'entrée/sortie à usage général (General Purpose Input/Output). Configurable par logiciel en entrée ou en sortie, elle sert à lire des interrupteurs, allumer des LED, etc.
Héritage de priorité: Méthode qui élève temporairement la priorité d'une tâche basse détenant une ressource au niveau de la tâche haute qui l'attend, afin d'éviter l'inversion de priorité.
I2C: Communication série synchrone qui connecte plusieurs équipements sur deux lignes, horloge (SCL) et données (SDA), et sélectionne le correspondant par une adresse. Les lignes sont à drain ouvert avec résistances de rappel (pull-up).
Inversion de priorité: Phénomène où, pendant qu'une tâche de haute priorité attend une ressource détenue par une tâche de basse priorité, une tâche de priorité intermédiaire préempte cette dernière et continue de s'exécuter, faisant attendre longtemps la tâche prioritaire.
JTAG: Interface standard pour le test et le débogage des puces. Elle permet d'arrêter le programme pour examiner les valeurs internes ou de reprogrammer la flash. Chez Arm, on utilise aussi le SWD, qui nécessite moins de fils.
Lecture-modification-écriture: Suite d'opérations consistant à lire une valeur, en modifier une partie et la réécrire. Si elle est interrompue en cours, d'autres modifications peuvent être perdues.
Mise à jour OTA: Réécriture du firmware d'un équipement par communication sans fil. On utilise souvent une méthode à deux partitions, afin que l'équipement puisse démarrer même en cas d'échec.
Mode veille (sleep): État d'un microcontrôleur où l'horloge ou l'alimentation du CPU et des périphériques est coupée en l'absence de travail, pour réduire la consommation. Le réveil se fait par une interruption, etc.
Prédiviseur (prescaler): Circuit qui divise selon un rapport fixe l'horloge alimentant un timer, etc., pour ramener une horloge trop rapide dans la plage de comptage du timer.
PWM (modulation de largeur d'impulsion): Méthode qui ajuste la tension ou la puissance moyenne en faisant varier la durée pendant laquelle la sortie est à l'état haut, à période constante. Utilisée pour régler la luminosité des LED ou la vitesse des moteurs.
Rapport cyclique: Pour un signal impulsionnel périodique, proportion de la période pendant laquelle la sortie est à l'état haut. En PWM, il détermine la puissance moyenne.
Rebond (bounce): Phénomène où les contacts d'un interrupteur mécanique rebondissent et alternent plusieurs fois entre ouvert et fermé en un court instant, par exemple au moment de l'appui. On le supprime par un anti-rebond.
Résistance de tirage (pull-up): Résistance reliant une ligne de signal à l'alimentation pour la maintenir au niveau 1 lorsque rien ne la pilote. Elle évite les entrées flottantes et s'utilise aussi sur les lignes I2C.
RTOS (OS temps réel): OS pour l'embarqué qui commute plusieurs tâches selon leur priorité afin de garantir une réponse dans un délai déterminé. Exemples : FreeRTOS, Zephyr.
Scrutation (polling): Méthode où le CPU interroge de façon répétée l'état d'un périphérique pour en détecter les changements. Simple, mais elle consomme du temps et de l'énergie même lorsque rien ne se passe.
SPI: Liaison série synchrone qui émet et reçoit simultanément au rythme de l'horloge fournie par le maître. Une ligne de sélection de puce (chip select) choisit l'interlocuteur ; utilisée pour connecter des composants rapides.
Super-boucle: Architecture de firmware sans OS où une boucle infinie dans main appelle successivement chaque traitement. Les traitements urgents sont confiés aux interruptions.
Temps réel dur: Exigence temporelle stricte où un seul dépassement d'échéance constitue une défaillance du système. Exemples : commande des freins ou des airbags d'une voiture. Lorsque des retards occasionnels sont tolérés, on parle de temps réel souple.
UART: Circuit de communication série asynchrone, sans ligne d'horloge, où émetteur et récepteur se calent sur le même débit en bauds. Les caractères sont délimités par des bits de start et de stop.

HDL et vérificationQuestions sur ce thème →

Affectation bloquante: Affectation « = » de Verilog. Le membre de gauche est mis à jour immédiatement et la nouvelle valeur est utilisée dès la ligne suivante. Utilisée dans les always combinatoires et les bancs de test.
Affectation non bloquante: Affectation « <= » de Verilog. Tous les membres de droite d'un même instant sont d'abord évalués, puis les membres de gauche sont mis à jour ensemble. Correspondant au comportement des bascules, elle s'utilise pour les circuits séquentiels.
Banc de test (testbench): Description destinée à la simulation qui applique des entrées au circuit à vérifier et contrôle l'exactitude des sorties. N'étant pas synthétisée, elle peut utiliser librement délais, instructions d'affichage, etc.
Boucle combinatoire: Structure où la sortie d'un circuit combinatoire revient sur sa propre entrée sans passer par une bascule. Elle peut osciller ou ne pas se stabiliser et empêche l'analyse temporelle ; elle est donc à éviter.
Codage one-hot: Codage qui attribue une bascule à chaque état d'une machine à états, une seule étant à 1 à tout moment. La logique est simple et tend à être rapide ; très utilisé sur FPGA.
Instruction generate: Construction Verilog qui déploie la description d'un circuit par répétition ou condition. Utilisée par exemple pour disposer régulièrement des instances d'un même module.
Langage de description matérielle: Langage permettant de décrire textuellement la structure et le comportement de circuits numériques. Abrégé HDL. Verilog, SystemVerilog et VHDL en sont des exemples ; la synthèse logique les convertit en circuits.
Latch involontaire: Latch mémorisant une valeur, créé par la synthèse logique dans une description censée être combinatoire, parce que la sortie n'est pas affectée dans certaines conditions.
Lint: Outil qui examine des descriptions HDL, etc., selon des règles et sans simulation, pour détecter les écritures à risque comme les incohérences de largeur de bits ou les latchs involontaires.
Liste de sensibilité: Liste des signaux écrite dans @( ) après always en Verilog, qui déclenchent l'exécution du bloc. Un oubli dans un circuit combinatoire crée un écart entre la simulation et le circuit.
Logique à quatre valeurs: Les quatre valeurs utilisées en simulation HDL : 0, 1, X (indéterminé) et Z (haute impédance). Les signaux non initialisés ou en conflit prennent la valeur X.
Machine de Mealy: Machine à états dont la sortie dépend à la fois de l'état courant et des entrées. Un changement d'entrée apparaît en sortie dans le même cycle, mais le bruit d'entrée s'y propage aussi plus facilement. Si la sortie ne dépend que de l'état, c'est une machine de Moore.
Modèle de référence: Modèle de même fonctionnalité que le circuit, écrit séparément en C, etc. On lui applique les mêmes entrées et on compare les résultats pour obtenir les valeurs attendues en sortie du circuit. Aussi appelé golden model.
Optimisme X (X-optimism): Propriété des simulations HDL où une condition contenant la valeur indéterminée X est traitée comme une valeur définie au lieu de propager X, masquant ainsi des bogues.
Réinitialisation asynchrone: Réinitialisation qui initialise immédiatement les bascules dès que le signal de reset devient actif, indépendamment de l'horloge. Le relâchement est en principe synchronisé sur l'horloge.
Réinitialisation synchrone: Réinitialisation qui initialise les bascules en capturant le signal de reset sur un front d'horloge. L'analyse temporelle est facilitée, mais elle n'agit pas si l'horloge est arrêtée.
Simulation au niveau portes: Simulation utilisant la netlist issue de la synthèse ou du placement-routage, avec si nécessaire les informations de délai. Elle révèle des problèmes invisibles au niveau RTL.
Synchroniseur de reset: Circuit qui applique immédiatement un reset asynchrone mais ne distribue sa libération à tout le circuit qu'après l'avoir synchronisée sur l'horloge par deux bascules.
SystemVerilog: Langage qui étend Verilog. Il offre des fonctions de conception comme le type logic, always_ff et always_comb, et des fonctions de vérification comme les classes, la randomisation sous contraintes et les assertions.
Test de non-régression: Fait de réexécuter l'ensemble des tests existants à chaque modification de la conception pour vérifier que les fonctions qui marchaient auparavant ne sont pas cassées. Test de régression.
VCD: Abréviation de Value Change Dump. Format de fichier standard enregistrant les changements de valeur des signaux pendant une simulation ; on le visualise avec un outil d'affichage de chronogrammes pour déboguer.
Vérification aléatoire contrainte: Méthode de vérification qui génère aléatoirement les valeurs d'entrée sous des contraintes respectant la spécification, afin de couvrir largement les cas, y compris ceux auxquels personne n'aurait pensé.
Verilog: Langage de description matérielle très utilisé pour la conception et la vérification de circuits numériques. Les circuits sont décrits par modules (module) et le comportement par assign ou always.

Interfaces d'E/S et busQuestions sur ce thème →

AXI: Bus de la norme AMBA d'Arm qui relie les blocs internes d'un SoC. Il comporte cinq canaux indépendants et une poignée de main VALID/READY ; il existe aussi les variantes AXI4-Lite et AXI4-Stream.
Branchement à chaud (hot plug): Possibilité de brancher et débrancher un périphérique sous tension, l'OS le reconnaissant ou le déconnectant automatiquement. Utilisé pour l'USB, les SSD de serveurs, etc.
Codage 128b/130b: Méthode qui transmet 128 bits de données précédés d'un en-tête de 2 bits. Son efficacité est d'environ 98,5 %, et les transitions sont assurées par embrouillage. Utilisé à partir de PCI Express 3.0.
Codage 8b/10b: Méthode qui transmet chaque octet sous forme d'un code de 10 bits comportant à peu près autant de 0 que de 1 et des suites courtes. Elle facilite la récupération d'horloge, mais l'efficacité tombe à 80 %.
Complexe racine (root complex): Partie située à la racine de l'arborescence PCI Express. Reliée au CPU et à la mémoire, elle se connecte à chaque périphérique (endpoint) via des commutateurs.
Contrôle de flux par crédits: Méthode où le récepteur informe l'émetteur de l'espace libre de son tampon sous forme de crédits, l'émetteur n'envoyant que dans cette limite. Le tampon ne déborde pas.
CXL: Abréviation de Compute Express Link. Norme qui, en s'appuyant sur la couche physique du PCI Express, permet le partage de mémoire avec cohérence de cache entre CPU et accélérateurs ou dispositifs mémoire.
Diagramme de l'œil: Diagramme superposant, période par période, les formes d'onde de nombreux bits. La hauteur de l'œil central représente la marge au bruit, sa largeur la marge aux écarts de synchronisation.
Égaliseur: Circuit qui compense la déformation du signal due à l'atténuation plus forte des composantes haute fréquence dans la ligne de transmission. Exemples : CTLE et DFE côté réception, désaccentuation côté émission.
Horloge à étalement de spectre: Méthode qui fait varier légèrement et lentement la fréquence d'horloge afin de répartir l'énergie du bruit électromagnétique sur une large bande et d'en abaisser le pic (SSC).
Impédance caractéristique: Rapport tension/courant vu par une onde électrique se propageant dans une ligne de transmission. Il dépend de la largeur des pistes et de l'espacement entre couches ; toute discontinuité sur le trajet provoque une réflexion du signal.
MSI (interruptions signalées par message): Méthode où un périphérique signale une interruption en écrivant à une adresse déterminée. Aucune ligne d'interruption dédiée n'est nécessaire et un périphérique peut disposer de nombreuses interruptions.
NRZ: Méthode de transmission la plus élémentaire, qui transmet 1 bit par symbole avec deux niveaux de tension. Abréviation de Non-Return-to-Zero.
PAM4: Modulation transmettant 2 bits par symbole avec 4 niveaux de tension. À débit de symboles égal, elle double le débit binaire, mais la marge de bruit diminue.
PCI Express: Interface d'extension série à haut débit reliant le CPU au GPU, aux SSD, aux cartes réseau, etc. Aussi écrite PCIe. Le débit augmente en regroupant des voies (lanes), et la vitesse double environ à chaque génération.
Récupération d'horloge et de données (CDR): Circuit de réception qui extrait la synchronisation d'horloge des transitions du signal de données reçu et décide de la valeur des bits. Abrégé CDR. Il supprime le besoin d'une ligne d'horloge dédiée.
Réseau sur puce (network-on-chip): Mode d'interconnexion disposant en maillage des routeurs et des liens dans la puce, les données étant envoyées en paquets. Abrégé NoC. Il achemine simultanément les transferts de nombreux blocs.
Retimer: Circuit qui reçoit un signal série à haut débit, décide de la valeur des bits et le réémet sous forme de signal propre. Inséré au milieu d'une longue liaison pour en augmenter la portée.
SerDes: Sérialiseur/désérialiseur. Circuit qui convertit à l'émission les données parallèles internes à la puce en un flux de bits rapide unique, puis les reconvertit en données parallèles à la réception. Cœur de la couche physique des liaisons série rapides.
Signal différentiel: Méthode qui transmet des signaux opposés sur deux fils et représente 0 et 1 par la différence de tension. Le bruit capté de la même manière par les deux fils s'annule, ce qui permet une transmission rapide avec une faible amplitude.
Taux d'erreur binaire: Proportion des bits émis reçus de façon erronée (BER). Les liaisons série rapides exigent par exemple 10 puissance moins 12 ou moins.
Transfert isochrone: Type de transfert USB qui réserve une bande passante fixe et envoie à intervalles réguliers, sans retransmission en cas d'erreur. Utilisé pour l'audio et la vidéo.
USB PD: Abréviation de USB Power Delivery. Norme où la source et le récepteur d'alimentation négocient la tension et le courant, ce qui permet de transmettre jusqu'à 48 V et 240 W.

Analyse des performancesQuestions sur ce thème →

Analyse top-down: Méthode qui, à l'aide des compteurs de performance, répartit l'utilisation des créneaux de traitement d'instructions du CPU entre front-end, back-end, spéculation perdue et instructions retirées, afin de cerner le goulot d'étranglement.
Benchmark (banc d'essai): Programme représentatif exécuté dans des conditions définies pour comparer les performances d'ordinateurs ou de programmes. Il importe de choisir des programmes proches des usages réels.
Benchmark STREAM: Benchmark qui effectue des copies et des additions sur de grands tableaux pour mesurer la bande passante mémoire effectivement obtenue.
Compteur de performance: Compteur matériel qui compte les événements survenant dans le CPU, comme les instructions exécutées, les défauts de cache ou les erreurs de prédiction de branchement. Associé à la PMU.
CPI: Abréviation de Cycles Per Instruction : nombre moyen de cycles d'horloge par instruction. C'est l'un des facteurs de temps d'exécution = nombre d'instructions × CPI × durée de cycle. Inverse de l'IPC.
Débit (throughput): Quantité de travail, de requêtes ou de données traitée par unité de temps. Indicateur distinct de la latence, qui exprime la rapidité d'un travail individuel.
Effet de sonde (probe effect): Phénomène où l'ajout d'un mécanisme de mesure des performances ou du comportement modifie le fonctionnement même du programme mesuré. Aussi appelé effet d'observation.
Efficacité parallèle: Accélération obtenue par parallélisation divisée par le nombre de processeurs. Elle indique dans quelle mesure les cœurs sont utilisés efficacement.
Facteur d'accélération (speedup): Temps d'exécution avant amélioration divisé par le temps d'exécution après amélioration. Une valeur de 2 signifie que le traitement est 2 fois plus rapide.
Flame graph: Représentation des résultats de profilage où les chaînes d'appels sont empilées verticalement et la largeur de chaque fonction indique la part du temps consommé.
Latence de queue (tail latency): Valeurs du côté lent de la distribution des temps de réponse, par exemple le 99e centile. Pour un traitement qui attend la réponse de nombreux composants, c'est elle qui détermine la lenteur globale.
Loi de Gustafson: Idée selon laquelle, si l'on agrandit le problème en même temps qu'on augmente le nombre de processeurs, la part parallélisable croît et le gain devient presque proportionnel au nombre de processeurs.
Loi de Little: Relation selon laquelle le nombre moyen d'éléments dans un système est égal au produit du taux d'arrivée par le temps moyen passé par un élément dans le système. L=λW.
Microbenchmark: Benchmark qui isole un traitement très réduit pour en mesurer la vitesse. Attention aux pièges, comme l'élimination du calcul par les optimisations du compilateur.
Mise à l'échelle faible (weak scaling): Évaluation des performances parallèles qui fixe la taille du problème par processeur, augmente la taille totale et vérifie si le temps reste constant.
Mise à l'échelle forte (strong scaling): Évaluation des performances parallèles qui mesure la réduction du temps lorsqu'on augmente le nombre de processeurs à taille de problème fixe.
Moyenne géométrique: Racine n-ième du produit de n valeurs. Utilisée pour moyenner des rapports de performance ; le résultat de la comparaison ne dépend pas du choix de la référence.
Moyenne harmonique: Inverse de la moyenne des inverses des valeurs. Utilisée pour moyenner des vitesses (des taux) portant sur une même quantité de travail.
Profileur: Outil qui mesure quelles fonctions ou parties d'un programme consomment le plus de temps d'exécution. Il en existe à échantillonnage et à instrumentation.
SPEC CPU: Benchmark CPU standard composé de nombreux programmes issus d'applications réelles. Les résultats sont exprimés par la moyenne géométrique des rapports à une machine de référence.
Temps CPU: Durée totale pendant laquelle le CPU a exécuté les instructions du programme. Elle exclut les temps d'attente et peut dépasser le temps écoulé (horloge murale) en cas d'exécution parallèle.
Temps écoulé (wall-clock time): Temps réellement écoulé entre le début et la fin d'un traitement. Il inclut les attentes d'entrées-sorties et le temps d'exécution des autres programmes.

Sécurité matérielleQuestions sur ce thème →

Attaque par analyse de consommation: Attaque par canal auxiliaire qui déduit des secrets comme une clé à partir des courbes de consommation électrique d'une puce. L'analyse différentielle de consommation (DPA), qui traite statistiquement de nombreuses courbes, est particulièrement efficace.
Attaque par canal auxiliaire: Attaque qui déduit des secrets comme des clés à partir d'informations physiques autres que la sortie normale : temps de traitement, consommation, rayonnement électromagnétique, etc.
Attaque par démarrage à froid (cold boot): Attaque qui lit le contenu de la DRAM, qui persiste un certain temps après la coupure de l'alimentation, pour en extraire des clés, etc. Le refroidissement prolonge la rétention. On s'en protège par le chiffrement de la mémoire.
Attaque par injection de fautes: Attaque qui provoque délibérément un dysfonctionnement de la puce par perturbation de la tension d'alimentation ou de l'horloge, par laser, etc., afin de contourner une authentification ou de déduire une clé.
Attaque temporelle (timing attack): Attaque par canal auxiliaire qui exploite la variation du temps de traitement selon une valeur secrète pour deviner celle-ci. Contrée par des implémentations à temps constant.
Attestation à distance: Mécanisme par lequel un équipement signe, avec une clé interne à la puce, l'état du logiciel qu'il exécute et le présente à un serveur distant pour faire vérifier qu'il est digne de confiance.
Cheval de Troie matériel: Circuit malveillant inséré intentionnellement pendant la conception ou la fabrication, qui divulgue des informations ou arrête le fonctionnement. Comme il ne s'active que dans des conditions rares, il est difficile à détecter.
Démarrage mesuré (measured boot): Mécanisme qui, à chaque étape du démarrage, enregistre cumulativement dans un TPM, etc., l'empreinte (hash) du logiciel suivant, afin de pouvoir vérifier ensuite l'état du démarrage.
Démarrage sécurisé (secure boot): Mécanisme qui vérifie, à chaque étape du démarrage, la signature électronique du logiciel suivant et ne lance que celui qui est authentique. Il construit ainsi une chaîne de confiance.
eFuse: Mémoire programmable une seule fois, écrite bit par bit en coupant par un courant de fines liaisons conductrices. Utilisée pour enregistrer des clés et réglages propres à chaque équipement, les numéros anti-rollback, etc.
Enclave: Méthode de TEE qui exécute une partie d'une application dans une zone dont le CPU chiffre et protège la mémoire, de sorte que même l'OS ou l'hyperviseur ne peut en lire le contenu.
Exécution spéculative: Mécanisme du CPU qui exécute par avance les instructions suivantes sur la base d'une prédiction, avant de connaître par exemple le résultat d'un branchement. En cas d'erreur, les résultats sont annulés, mais des traces peuvent subsister dans le cache, etc.
Générateur de nombres vraiment aléatoires: Circuit produisant des nombres aléatoires à partir de phénomènes physiques imprévisibles comme le bruit thermique ou la gigue d'oscillateurs (TRNG). Source de la génération des clés cryptographiques.
Implémentation en temps constant: Méthode d'implémentation cryptographique où ni le sens des branchements, ni le nombre d'itérations, ni les adresses lues ou écrites ne dépendent des valeurs secrètes.
KPTI: Isolation des tables des pages du noyau (Kernel Page Table Isolation). Contre-mesure de l'OS contre Meltdown, qui retire la majeure partie de la mémoire du noyau des tables des pages pendant l'exécution des programmes utilisateur.
Meltdown: Vulnérabilité de certains CPU permettant de lire spéculativement la mémoire du noyau avant l'exception de contrôle des droits, puis d'en déduire la valeur via les traces laissées dans le cache. Corrigée notamment par KPTI.
Protection anti-rollback: Mécanisme qui enregistre dans une mémoire non réinscriptible le numéro de version minimal et le compare, afin d'empêcher le retour à une ancienne version vulnérable du logiciel. Anti-rollback.
Puce contrefaite: Puce usagée, défectueuse ou de catégorie inférieure, dont le marquage a par exemple été modifié, mise en circulation comme authentique. Source de pannes et de problèmes de sécurité.
PUF (fonction physiquement non clonable): Mécanisme qui exploite les variations de fabrication propres à chaque puce pour produire une valeur unique et difficile à dupliquer. Il permet de générer une clé sans la stocker.
Racine de confiance (root of trust): Élément de confiance inconditionnelle servant de point de départ aux vérifications de sécurité. Le code de démarrage en ROM non modifiable et une clé publique, etc., sont placés dans la puce.
Résistance à l'effraction (tamper resistance): Capacité d'une puce à résister aux attaques physiques comme l'ouverture du boîtier ou le micro-sondage, et à protéger ses secrets, par exemple en effaçant les clés en cas de détection.
Spectre: Classe de vulnérabilités qui induit une erreur de prédiction de branchement pour faire lire spéculativement des données secrètes, puis en déduit la valeur à partir des traces laissées dans le cache. Rendue publique en 2018.
TEE (environnement d'exécution de confiance): Environnement d'exécution protégé par le matériel, isolé même du système d'exploitation ordinaire. Il exécute les traitements sensibles comme la gestion des clés ou l'authentification. Par exemple TrustZone d'Arm.
TPM: Module de plateforme de confiance (Trusted Platform Module). Puce ou fonction de sécurité qui génère et stocke des clés, enregistre les mesures des logiciels démarrés et atteste de l'état du système.
TrustZone: Mécanisme de sécurité des processeurs Arm. Il bascule entre monde sécurisé et monde normal et distingue et restreint les accès à la mémoire et aux périphériques grâce à des signaux de bus.

Gestion de l'énergieQuestions sur ce thème →

ACPI: Abréviation de Advanced Configuration and Power Interface. Mécanisme standard permettant à l'OS de gérer l'état d'alimentation des périphériques, les économies d'énergie et la température.
Ajustement adaptatif de la tension: Technique qui mesure par des circuits la vitesse et la température de chaque puce et rapproche la tension de la valeur minimale permettant à cette puce de fonctionner correctement, pour réduire les marges de tension inutiles. AVS.
Auto-rafraîchissement (self-refresh): État basse consommation où la DRAM poursuit elle-même le rafraîchissement et conserve son contenu même lorsque le contrôleur mémoire n'envoie plus de commandes. Utilisé notamment pendant la veille du système.
Bridage thermique (thermal throttling): Commande qui abaisse la fréquence et la tension pour réduire la chaleur et protéger la puce lorsque sa température devient excessive.
C-state: État indiquant la profondeur de repos du CPU lorsqu'il n'a pas de travail. C0 correspond au fonctionnement ; plus le numéro est élevé, plus la consommation est faible, mais plus le retour est long.
Cellule d'isolation: Cellule placée à la frontière d'un bloc mis hors tension pour transmettre une valeur définie au côté actif, même si les sorties du bloc deviennent indéterminées.
Consommation dynamique: Puissance consommée dans un circuit CMOS pour charger et décharger les capacités lors des commutations de signaux. Exprimée par αCV²f, avec le taux d'activité α, la capacité C, la tension V et la fréquence f.
Consommation statique: Puissance consommée en permanence, même sans commutation des signaux, à cause des courants de fuite traversant notamment les transistors bloqués. Aussi appelée puissance de fuite. Elle augmente brusquement avec la température.
Coupure d'alimentation (power gating): Technique basse consommation qui coupe par un interrupteur l'alimentation des blocs inutilisés, supprimant presque aussi la puissance de fuite. Les temps de sauvegarde et de restauration de l'état sont à prendre en compte.
Courant d'appel (inrush current): Fort courant transitoire qui circule pour charger les capacités au moment où l'on alimente un circuit qui était hors tension. Il peut provoquer une chute de la tension d'alimentation.
Domaine d'alimentation: Partie d'une puce dont les circuits partagent la même tension d'alimentation et la même commande de mise sous/hors tension. Il permet de gérer tension et alimentation bloc par bloc.
Facteur d'activité: Proportion de commutations d'un signal par cycle d'horloge. C'est le α de la formule de consommation dynamique αCV²f ; on peut le réduire par clock gating, etc.
Fonctionnement proche du seuil (near-threshold): Fonctionnement avec une tension d'alimentation abaissée jusqu'au voisinage de la tension de seuil des transistors. L'énergie par opération baisse fortement, mais la vitesse diminue et l'effet des dispersions augmente.
Mode turbo: Fonctionnement où un CPU, etc., augmente automatiquement sa fréquence au-delà de la valeur nominale pour gagner en performance lorsque la marge de puissance et de température le permet.
Noyau tickless: Noyau de système d'exploitation qui arrête l'interruption périodique de tic d'horloge sur un CPU inactif, lui permettant de rester longtemps au repos jusqu'à la tâche suivante.
P-state: Niveau de performance d'un CPU en fonctionnement, défini par une combinaison de fréquence et de tension. Commuté par DVFS selon la charge.
Plafonnement de puissance (power capping): Contrôle imposant une limite supérieure à la consommation d'un serveur ou d'un CPU. Utilisé dans les centres de données pour respecter les limites d'alimentation et de refroidissement.
PMIC: Circuit intégré de gestion de l'alimentation. Composant qui génère plusieurs tensions à partir d'une batterie, etc., et gère l'ordre de mise sous tension et la commutation des tensions.
Produit énergie-délai: Indicateur égal au produit de l'énergie d'un traitement par sa durée. Abrégé EDP. Sert à évaluer le compromis entre économie d'énergie et rapidité.
PUE: Abréviation de Power Usage Effectiveness. Consommation électrique totale d'un centre de données divisée par celle des équipements informatiques ; plus elle est proche de 1, meilleure est l'efficacité.
Race-to-idle: Stratégie consistant à terminer rapidement un traitement à haute performance pour entrer tôt dans un état basse consommation profond. Souvent avantageuse lorsque la puissance statique ou celle des autres composants est élevée.
Registre de rétention: Bascule capable de conserver son état grâce à un petit élément de mémorisation alimenté en permanence pendant la coupure d'alimentation (power gating). Au réveil, le fonctionnement reprend là où il s'était arrêté.
Séquencement des alimentations: Ordre défini de mise sous tension et de mise hors tension pour une puce utilisant plusieurs tensions d'alimentation. Son non-respect peut provoquer des dysfonctionnements ou un latch-up.
Temps de rentabilité (break-even time): Durée d'inactivité nécessaire pour que l'énergie économisée dans un état basse consommation, comme la coupure d'alimentation, dépasse l'énergie requise pour y entrer et en sortir.
Translateur de niveau (level shifter): Circuit qui convertit la tension d'un signal entre des blocs alimentés sous des tensions différentes, pour l'adapter à la tension d'alimentation du bloc récepteur.