Circuit qui applique immédiatement un reset asynchrone mais ne distribue sa libération à tout le circuit qu'après l'avoir synchronisée sur l'horloge par deux bascules.
Nom japonais: リセット同期化回路
« Synchroniseur de reset » apparaît dans 1 questions d'entraînement réparties sur 1 thèmes, dont Analyse temporelle et CDC.
Domaine: HDL et vérification
Réponse : A. Relier le reset externe aux entrées de reset asynchrone de 2 bascules, fixer l'entrée D du 1er étage à 1 et utiliser la sortie du 2e étage comme reset interne
Lorsque le reset externe passe à 0, les 2 bascules passent immédiatement à 0 via leur entrée de reset asynchrone, sans attendre l'horloge, et le reset interne est appliqué. Une fois le reset externe revenu à 1, le 1 de l'entrée D du 1er étage avance d'un étage à chaque front d'horloge, et au 2e front la sortie du 2e étage passe à 1, ce qui lève le reset. La levée est alignée sur l'horloge, et même si le 1er étage devient métastable, il dispose d'une période pour se résoudre avant de se propager au 2e étage. Une simple synchronisation par l'entrée D ne permet pas d'appliquer le reset lorsque l'horloge est arrêtée.
Via Affectation bloquante Affectation non bloquante Banc de test (testbench) Boucle combinatoire Codage one-hot Instruction generate Langage de description matérielle Latch involontaire Lint