Qu'est-ce que Ligne de mot (word line) ?

Ligne reliée aux grilles des transistors des cellules mémoire, qui sélectionne la rangée à lire ou à écrire.

Nom japonais: ワード線

« Ligne de mot (word line) » apparaît dans 7 questions d'entraînement réparties sur 2 thèmes, dont DRAM, SRAM et mémoire flash.

Domaine: DRAM

S'entraîner : questions sur Ligne de mot (word line)

Dans les transistors de cellule DRAM récents, quel est le principal objectif de la structure qui enterre l'électrode de grille dans une tranchée du substrat silicium (ligne de mot enterrée) ?

  1. AFaire émettre de la lumière à la cellule
  2. BAllonger la longueur de canal effective pour limiter les fuites tout en réduisant la cellule
  3. CSupprimer le condensateur
Afficher la réponse et l'explication

Réponse : B. Allonger la longueur de canal effective pour limiter les fuites tout en réduisant la cellule

Le transistor de cellule DRAM doit présenter une fuite extrêmement faible (de l'ordre du fA) pour conserver la charge du condensateur au moins 64 ms. Enterrer la grille dans une tranchée allonge le canal le long de la tranchée malgré une faible dimension en plan, ce qui limite les fuites dues aux effets de canal court. La ligne de mot enterrée (BCAT) s'est imposée vers 2010 ; elle a aussi l'avantage de réduire la capacité entre la ligne de mot et les interconnexions supérieures.

« Ligne de mot (word line) » dans les explications

Questions mentionnant « Ligne de mot (word line) » (7)

  1. Dans les transistors de cellule DRAM récents, quel est le principal objectif de la structure qui enterre l'électrode de grille dans une tranchée du substrat silicium (ligne de mot enterrée) ?
  2. Dans la matrice de cellules DRAM, quelle ligne, reliée à la grille des transistors de cellule, sélectionne la rangée à lire ou écrire ?
  3. Dans une DRAM, comment appelle-t-on le phénomène par lequel l'activation répétée d'une rangée en peu de temps peut inverser les données des rangées voisines ?
  4. Parmi les organisations de lignes de bit d'une matrice DRAM, laquelle place les lignes de bit appariées côte à côte dans la même matrice ?
  5. Quelle est la principale raison d'utiliser une tension élevée (VPP), supérieure à la tension d'alimentation, pour piloter les lignes de mot DRAM ?
  6. Comment appelle-t-on, lors d'une lecture SRAM, l'opération qui charge préalablement les lignes de bit à la tension d'alimentation, etc. ?
  7. Quelle est l'unité de base de lecture et d'écriture (programmation) des données dans une mémoire flash NAND ?

Termes associés

Amplificateur de lecture (sense amplifier) Via Rowhammer Précharge Ligne de bit Mémoire flash NAND TLC (cellule à trois niveaux) Ramasse-miettes (garbage collection) Banc (bank) Cellule 1T1C

Retour au glossaire