Qu'est-ce que TLC (cellule à trois niveaux) ?

Mode de stockage de 3 bits par cellule de mémoire flash. Il faut distinguer 8 états de tension de seuil ; le coût par capacité baisse mais l'endurance en réécriture diminue. 4 bits par cellule correspond au QLC.

Nom japonais: TLC(トリプルレベルセル)

« TLC (cellule à trois niveaux) » apparaît dans 9 questions d'entraînement réparties sur 1 thèmes, dont SRAM et mémoire flash.

Domaine: SRAM et mémoire flash

S'entraîner : questions sur TLC (cellule à trois niveaux)

Dans les SSD TLC ou QLC, quel est l'objectif principal du mécanisme qui utilise une partie de la mémoire en mode SLC pour absorber temporairement les écritures ?

  1. AAugmenter la capacité
  2. BChiffrer les données
  3. CAccélérer les écritures
Afficher la réponse et l'explication

Réponse : C. Accélérer les écritures

La TLC et la QLC, qui doivent former des états très fins, écrivent lentement. On utilise donc une partie de l'espace libre en mode SLC : les données y sont d'abord écrites rapidement, puis transférées vers la zone TLC/QLC pendant les périodes d'inactivité (cache SLC). Lorsqu'une écriture prolongée de grandes quantités de données fait déborder le cache, la vitesse retombe fortement à la vitesse d'écriture native : la copie de gros fichiers peut ainsi ralentir en cours de route.

Quel classement de la SLC, de la MLC et de la TLC par nombre de réécritures possibles décroissant est correct ?

  1. ATLC > MLC > SLC
  2. BSLC > MLC > TLC
  3. CMLC > SLC > TLC
Afficher la réponse et l'explication

Réponse : B. SLC > MLC > TLC

Moins une cellule stocke de bits, plus l'espacement entre états de tension de seuil est large, et plus la lecture reste correcte même lorsque l'oxyde se dégrade et que les distributions s'élargissent : le nombre de réécritures augmente. En général SLC > MLC > TLC > QLC, avec pour ordres de grandeur environ 100 000 cycles pour la SLC, quelques milliers à 10 000 pour la MLC, quelques milliers pour la TLC et environ 1000 pour la QLC. Le mode SLC est utilisé pour les applications industrielles exigeant une grande endurance et pour les zones de cache des SSD.

« TLC (cellule à trois niveaux) » dans les explications

Questions mentionnant « TLC (cellule à trois niveaux) » (9)

  1. Dans les SSD TLC ou QLC, quel est l'objectif principal du mécanisme qui utilise une partie de la mémoire en mode SLC pour absorber temporairement les écritures ?
  2. Quel classement de la SLC, de la MLC et de la TLC par nombre de réécritures possibles décroissant est correct ?
  3. Dans une flash NAND multiniveau (MLC ou TLC), pourquoi attribue-t-on aux états de tension de seuil adjacents des séquences de bits ne différant que d'un bit ?
  4. Comment appelle-t-on, en mémoire flash, le mode qui stocke 3 bits d'information par cellule ?
  5. Quelle description de la mémoire flash NAND 3D est correcte ?
  6. Quelle est la principale raison pour laquelle le nombre de réécritures d'une mémoire flash est limité ?
  7. Combien de bits une mémoire flash de type SLC (Single-Level Cell) stocke-t-elle par cellule ?
  8. Quelle valeur est la plus proche de l'ordre de grandeur du nombre de réécritures possibles d'une mémoire flash NAND SLC ?
  9. Quelle est l'unité de base de lecture et d'écriture (programmation) des données dans une mémoire flash NAND ?

Comparatifs incluant ce terme

Termes associés

SLC (cellule à un niveau) Tension de seuil Mémoire flash NAND Code de Gray ECC (code correcteur d'erreurs) RIE (gravure ionique réactive) Répartition de l'usure (wear leveling) Ligne de mot (word line) Ramasse-miettes (garbage collection) 3D NAND

Retour au glossaire