Français
Menu

Qu'est-ce que Incertitude d'horloge (clock uncertainty) ?

Marge soustraite du temps disponible lors de l'analyse temporelle pour tenir compte de la gigue et du décalage d'horloge encore inconnu. Elle est définie par set_clock_uncertainty en SDC et, avant la construction de l'arbre d'horloge, fixée plus grande pour couvrir aussi le décalage.

Nom japonais: クロックの不確かさ

« Incertitude d'horloge (clock uncertainty) » apparaît dans 4 questions d'entraînement réparties sur 2 thèmes, dont Analyse temporelle et CDC, Flot de conception de circuits intégrés et EDA.

Domaine: Analyse temporelle et CDC

S'entraîner : questions sur Incertitude d'horloge (clock uncertainty)

Sur un chemin entre bascules, le délai horloge-sortie est de 0,15 ns, le délai maximal de la logique combinatoire de 2,2 ns et le temps d'établissement de 0,15 ns. En ignorant le décalage d'horloge (skew) et l'incertitude d'horloge, quelle est la fréquence d'horloge maximale à laquelle ce chemin peut fonctionner ?

  1. AEnviron 425 MHz
  2. BEnviron 455 MHz
  3. C400 MHz
Afficher la réponse et l'explication

Réponse : C. 400 MHz

La période d'horloge minimale est la somme du délai horloge-sortie, du délai de la logique combinatoire et du temps d'établissement. 0,15 + 2,2 + 0,15 = 2,5 ns, d'où une fréquence maximale de 1 ÷ 2,5 ns = 400 MHz. Environ 425 MHz est calculé à partir de 2,35 ns, en oubliant le temps d'établissement, et environ 455 MHz à partir du seul délai combinatoire de 2,2 ns. La fréquence maximale de toute la puce est déterminée par le plus contraint de ces chemins, le chemin critique.

Sur un chemin de période d'horloge 1,25 ns (800 MHz), la somme du délai horloge-sortie et du délai combinatoire est de 1,05 ns, le temps d'établissement de 0,05 ns, et l'incertitude d'horloge pour le setup est fixée à 0,05 ns. Quelle est la marge de setup ?

  1. A0,15 ns
  2. B0,20 ns
  3. C0,10 ns
Afficher la réponse et l'explication

Réponse : C. 0,10 ns

L'incertitude d'horloge est une marge de sécurité retranchée du temps disponible pour tenir compte de la gigue (jitter) et du skew pas encore déterminé. L'instant requis est 1,25 − 0,05 (incertitude) − 0,05 (temps d'établissement) = 1,15 ns et l'instant d'arrivée 1,05 ns, d'où une marge de 0,10 ns. 0,15 ns est la valeur obtenue en oubliant l'incertitude, et 0,20 ns celle obtenue sans retrancher ni le temps d'établissement ni l'incertitude. Avant le placement-routage, l'arbre d'horloge n'existe pas encore ; il est donc courant d'inclure le skew dans l'incertitude et de la fixer à une valeur plus large.

« Incertitude d'horloge (clock uncertainty) » dans les explications

Questions mentionnant « Incertitude d'horloge (clock uncertainty) » (4)

  1. Sur un chemin entre bascules, le délai horloge-sortie est de 0,15 ns, le délai maximal de la logique combinatoire de 2,2 ns et le temps d'établissement de 0,15 ns. En ignorant le décalage d'horloge (skew) et l'incertitude d'horloge, quelle est la fréquence d'horloge maximale à laquelle ce chemin peut fonctionner ?
  2. Sur un chemin de période d'horloge 1,25 ns (800 MHz), la somme du délai horloge-sortie et du délai combinatoire est de 1,05 ns, le temps d'établissement de 0,05 ns, et l'incertitude d'horloge pour le setup est fixée à 0,05 ns. Quelle est la marge de setup ?
  3. Dans le réglage de l'incertitude d'horloge, on inclut souvent la gigue de période pour le setup mais pas pour le hold. Quelle en est la raison correcte ?
  4. Dans les contraintes temporelles (SDC), quel paramètre spécifie la marge retranchée de la période d'horloge pour tenir compte notamment de la gigue et du skew estimés de l'horloge ?

Termes associés

Gigue (jitter) Temps d'établissement (setup time) Placement-routage Décalage d'horloge (clock skew) Chemin critique SDC Dose Rapport d'aspect Chemin multicycle CRPR (suppression du pessimisme de reconvergence d'horloge)

Retour au glossaire