Gestion de l'énergie
Apprenez la gestion de l'énergie pilotée par logiciel avec des QCM : puissance dynamique et statique, DVFS et contrôle de fréquence par l'OS, power gating et clock gating, états de veille et throttling thermique.
Gestion de l'énergie : points clés
L'autonomie des smartphones comme la facture d'électricité des data centers dépendent fortement de la consommation des puces. La puissance d'un circuit CMOS se compose de la puissance dynamique, consommée à chaque commutation des signaux, et de la puissance statique, consommée par les fuites même au repos, et chacune appelle des contre-mesures différentes.
Ce thème couvre la manière dont les systèmes d'exploitation et le firmware exploitent des mécanismes matériels comme le DVFS, qui abaisse tension et fréquence selon la charge, le clock gating, qui arrête l'horloge des circuits inutilisés, et le power gating, qui coupe entièrement leur alimentation. Il couvre aussi les états de veille et de performance du CPU ainsi que le principe du throttling thermique lorsque la température devient trop élevée.
Toutes les questions sur Gestion de l'énergie (50)
- Dans l'expression de la consommation dynamique d'un circuit CMOS P = αCV²f, que représente α ?
- Quelle est la consommation dynamique d'un circuit avec un taux d'activité α = 0,1, une capacité commutée C = 1 nF, une tension d'alimentation V = 1 V et une fréquence f = 1 GHz ?
- La tension d'alimentation restant inchangée, on divise uniquement la fréquence d'horloge par deux. Comment évolue l'énergie dynamique consommée pour effectuer une quantité de calcul donnée ?
- En DVFS, on suppose que la tension d'alimentation peut être abaissée proportionnellement à la fréquence. Si l'on divise la fréquence par deux, comment évoluent approximativement la puissance dynamique et l'énergie dynamique consommée pour une quantité de calcul donnée ?
- Quelle description de la consommation statique (puissance de fuite) d'un circuit CMOS est correcte ?
- Comment évolue la puissance de fuite lorsque la température de la puce augmente, et quel problème peut en résulter ?
- Quelle description du power gating est correcte ?
- Quelle association entre la précaution à prendre pour un bloc dont l'alimentation est coupée par power gating et la parade correspondante est correcte ?
- Quelle comparaison du clock gating et du power gating est correcte ?
- En power gating, pourquoi rend-on souvent passants les interrupteurs d'alimentation d'un bloc progressivement, et non tous à la fois ?
- Quel est le rôle correct d'une cellule d'isolation placée à la frontière entre un bloc mis hors tension par power gating et un bloc en fonctionnement ?
- Quel est le rôle correct d'un translateur de niveau inséré pour transmettre un signal entre deux blocs fonctionnant à des tensions d'alimentation différentes ?
- Quel est l'objectif principal de la division d'un SoC en plusieurs domaines d'alimentation ?
- Quelle description du « temps de rentabilité » (break-even time), qui détermine s'il est avantageux de couper l'alimentation d'un bloc mis au repos, est correcte ?
- Quelle description des C-states d'un CPU est correcte ?
- Quelle description des P-states d'un CPU est correcte ?
- Dans quel cas l'approche « race to idle » (terminer vite le traitement pour se reposer tôt et profondément) tend-elle à être avantageuse pour les économies d'énergie ?
- Quel est le rôle correct d'un gouverneur qui détermine la fréquence du CPU dans un OS comme Linux (gouverneur cpufreq, etc.) ?
- Quelle description du mode turbo d'un CPU (Turbo Boost, etc.) est correcte ?
- Quelle description du bridage thermique (thermal throttling) est correcte ?
- Certaines limites de puissance des CPU autorisent, sur une courte durée, une puissance supérieure à la limite moyenne de longue durée (valeur proche du TDP). Pourquoi est-ce possible ?
- Quel est l'usage le plus approprié d'une fonction comme RAPL d'Intel, qui permet au logiciel de mesurer la puissance du CPU et de la mémoire et de lui fixer une limite ?
- Quelle description de l'ACPI utilisé dans les PC est correcte ?
- Dans un SoC de smartphone associant cœurs performants et cœurs économes, pourquoi l'exécution de tâches légères sur les cœurs économes consomme-t-elle moins d'énergie ?
- Quel principe de l'ajustement adaptatif de tension (AVS) est correct ?
- Parmi les raisons suivantes de prévoir une marge sur la tension d'alimentation d'une puce, laquelle NE convient PAS ?
- Quel avantage correct offre le placement du régulateur produisant la tension d'alimentation du CPU dans la puce ou le boîtier (régulateur intégré) plutôt que sur la carte mère ?
- Pourquoi le « produit énergie-retard (EDP) » utilisé pour évaluer les conceptions basse consommation est-il parfois préféré à un indicateur portant sur la seule énergie ?
- Quelle valeur est la plus proche du rendement d'un régulateur linéaire (LDO) produisant 1,0 V à partir de 1,8 V (courant propre du régulateur négligé) ?
- Avec une batterie de 3000 mAh, combien d'heures fonctionne approximativement un appareil consommant en moyenne 300 mA (baisse de tension de la batterie, etc., négligée) ?
- Quelle différence entre puissance et énergie est correcte ?
- Quel est l'indicateur le plus approprié pour comparer l'efficacité énergétique de processeurs ?
- Quelle comparaison de l'énergie du déplacement des données et de celle du calcul dans les puces actuelles est généralement correcte ?
- Parmi les états d'économie d'énergie de la DRAM, quelle description de l'auto-rafraîchissement (self-refresh) est correcte ?
- Lorsqu'on utilise une DRAM à haute température, il peut être nécessaire de raccourcir l'intervalle de rafraîchissement. Quelle association entre la raison et l'effet sur la puissance est correcte ?
- Pour réduire la consommation d'un microcontrôleur, quelle action est correcte concernant les périphériques inutilisés (timers, UART, etc.) ?
- Quel est le rôle correct d'un PMIC (circuit intégré de gestion de l'alimentation) utilisé dans les smartphones, etc. ?
- Dans une puce utilisant plusieurs tensions d'alimentation, pourquoi faut-il respecter l'ordre de mise sous tension (séquence d'alimentation) ?
- Quelle caractéristique du « fonctionnement proche du seuil » (near-threshold), où la tension d'alimentation est abaissée près de la tension de seuil des transistors, est correcte ?
- Lorsqu'on abaisse la tension d'alimentation, l'énergie totale par opération atteint un minimum à une certaine tension, puis augmente si l'on descend en dessous. Pourquoi ?
- On équipe un CPU de 50 W d'un refroidisseur de résistance thermique 0,5 K/W. De combien de ℃ environ la puce dépasse-t-elle la température de l'air ambiant (autres chemins thermiques négligés) ?
- Pourquoi place-t-on souvent des capteurs de température en plusieurs endroits d'une grande puce ?
- Dans les centres de données alignant de nombreux GPU haute performance pour l'IA, quelle est la principale raison de l'essor du refroidissement liquide en plus du refroidissement par air ?
- Quelle description du PUE, indicateur de l'efficacité énergétique d'un centre de données, est correcte ?
- Pourquoi le SoC d'un smartphone effectue-t-il la lecture vidéo avec un circuit décodeur vidéo dédié plutôt qu'avec le CPU généraliste ?
- Pourquoi un OS décale-t-il légèrement les instants de réveil des timers de nombreux programmes pour les regrouper (coalescence des timers) ?
- Quel principe du noyau tickless utilisé dans des OS comme Linux est correct ?
- Quel usage de l'instruction WFI (Wait For Interrupt) des processeurs Arm est correct ?
- Qu'utilise-t-on couramment pour réveiller à heure fixe un appareil sur batterie en veille ?
- Si l'on abaisse uniquement la tension d'alimentation de 10 % (autres conditions inchangées), de combien de % la consommation dynamique diminue-t-elle approximativement ?
Comparatifs sur ce thème
Autres thèmes de Systèmes informatiques
- Arithmétique des ordinateurs IEEE 754, virgule fixe, erreur d'arrondi
- ISA et assembleur RISC-V, modes d'adressage, conventions d'appel
- Compilateurs Analyse syntaxique, SSA, optimisation, registres
- Éditeurs de liens, chargeurs et exécutables ELF, symboles, relocalisation, liaison dynamique
- Système d'exploitation et matériel Interruptions, appels système, défauts de page
- Hiérarchie mémoire Cache, remplacement, trois types de défauts
- Multicœur et synchronisation MESI, instructions atomiques, barrières mémoire
- Programmation GPU Warps, mémoire partagée, coalescence, occupation
- Pile matérielle et logicielle de l'IA Inférence/entraînement, quantification, roofline
- Systèmes embarqués et firmware GPIO, UART/SPI/I2C, RTOS
- HDL et vérification Verilog, latches, machines à états, testbenches
- Interfaces d'E/S et bus PCIe, USB, SerDes, CXL
- Analyse des performances Loi d'Amdahl, CPI, goulots d'étranglement
- Sécurité matérielle Canaux auxiliaires, secure boot, TEE, PUF