Technique qui génère automatiquement du RTL à partir d'une description algorithmique en C ou C++, etc. Utilisée pour le développement de FPGA et d'accélérateurs.
Nom japonais: 高位合成(HLS)
« Synthèse de haut niveau (HLS) » apparaît dans 1 questions d'entraînement réparties sur 1 thèmes, dont Flot de conception de circuits intégrés et EDA.
Réponse : A. Synthèse de haut niveau (HLS)
La synthèse de haut niveau détermine automatiquement, à partir d'une description comportementale écrite en C/C++, l'affectation des opérateurs et registres et le cycle d'horloge de chaque opération (ordonnancement), puis génère le RTL. À partir d'une même description, on peut essayer plusieurs architectures variant le pipeline ou le parallélisme, ce qui élève le niveau d'abstraction et raccourcit le développement. Elle est utilisée notamment pour les circuits de traitement du signal et d'IA. La synthèse logique génère des portes à partir du RTL.
La synthèse de haut niveau détermine automatiquement, à partir d'une description comportementale écrite en C/C++, l'affectation des opérateurs et registres et le cycle d'horloge de chaque opération (ordonnancement), puis génère le RTL.
Comment appelle-t-on la technique qui génère automatiquemen…RTL (niveau transfert de registres) Pipeline Synthèse logique Cellule standard Clock gating DRC (vérification des règles de conception) FPGA LVS Netlist PDK (kit de conception de procédé)