Ensemble de données de conception fourni par la fonderie aux concepteurs : règles de conception, modèles de composants, bibliothèques de cellules, règles de vérification, etc.
Nom japonais: PDK(プロセスデザインキット)
« PDK (kit de conception de procédé) » apparaît dans 3 questions d'entraînement réparties sur 1 thèmes, dont Flot de conception de circuits intégrés et EDA.
Un kit de conception de procédé (PDK) rassemble tout ce qu'il faut pour concevoir sur un procédé de fonderie donné. Il comprend les règles de dessin, qui fixent les largeurs, espacements et débordements minimaux de chaque niveau ; les modèles SPICE des transistors, résistances, condensateurs et diodes ; les fichiers de règles (rule decks) exécutés par les outils de DRC (vérification des règles de dessin) et de LVS (layout versus schematic) ; les fichiers technologiques pour l'extraction des parasites ; et des générateurs de layout, souvent des cellules paramétrées, pour les composants de base. Les bibliothèques de cellules standard numériques, avec leurs vues temporelles et physiques, sont parfois incluses et parfois fournies séparément par la fonderie ou un fournisseur de bibliothèques.
Dans un flot personnalisé ou analogique, le concepteur dessine un schéma avec les symboles de composants du PDK, le simule avec les modèles SPICE du PDK, construit le layout à partir des cellules de composants du PDK et exécute les fichiers de DRC et de LVS du PDK pour le vérifier. L'extraction à partir des données technologiques du PDK ajoute ensuite les parasites des fils pour la simulation post-layout. Les flots numériques utilisent les mêmes fichiers de règles et données d'extraction lors de la validation finale (sign-off), plus les bibliothèques de cellules pour la synthèse et le placement-routage. Comme chaque étape repose sur des données de la fonderie, une conception qui passe les vérifications du PDK est une conception que la fonderie peut fabriquer.
La fabrication varie d'un lot à l'autre, d'une plaquette à l'autre et d'un transistor à l'autre ; un PDK modélise donc les composants aux coins de procédé (process corners) en plus des conditions typiques. Les coins sont nommés d'après la rapidité des NMOS et PMOS, par exemple TT, FF, SS, FS et SF, et combinés avec les extrêmes de tension et de température. Pour la variabilité aléatoire d'un composant à l'autre, des modèles statistiques permettent la simulation Monte Carlo, qui relance un circuit des centaines ou des milliers de fois avec des paramètres perturbés aléatoirement, comme la tension de seuil, afin d'estimer la dispersion de l'offset, du gain ou du timing et le rendement paramétrique qui en résulte.
Le PDK décrit le procédé lui-même : ses composants, ses règles et ses données de vérification. Une bibliothèque de cellules standard est un ensemble de portes logiques préconçues réalisées avec ce PDK et caractérisées en timing et en consommation. Un cœur IP est un bloc de circuit réutilisable plus important, comme une interface ou un processeur, livré pour un procédé donné. Les contraintes temporelles, généralement écrites au format SDC, sont créées par l'équipe de conception pour sa propre puce et ne font pas partie du PDK. Un PDK est lié à une version de procédé : passer à un autre nœud ou à une autre fonderie implique d'adopter un nouveau kit.
Réponse : A. PDK (kit de conception de procédé)
Le PDK contient les règles de dessin du procédé, les modèles SPICE des transistors et autres composants, les fichiers de règles pour le DRC et le LVS, les données d'extraction des éléments parasites des interconnexions, les layouts des composants de base, etc. Grâce au PDK, les concepteurs peuvent concevoir des circuits fabricables dans cette fonderie. La bibliothèque de cellules standard est parfois fournie séparément. Un cœur IP est un bloc de circuit, et HDL un langage de description.
Réponse : B. Contraintes temporelles (SDC, etc.)
Les contraintes temporelles décrivent la période et la forme de l'horloge, les délais des ports d'entrée-sortie, les chemins à exclure de la vérification (faux chemins) ou autorisés sur plusieurs cycles, etc. ; elles sont écrites notamment au format SDC. Les outils optimisent et vérifient le circuit pour respecter ces contraintes. Des contraintes erronées peuvent donner une puce qui ne fonctionne pas, bien que tout soit conforme dans l'outil. Le PDK est l'ensemble des données de conception, et GDSII un format de layout.
PDK signifie process design kit (kit de conception de procédé) : l'ensemble des règles de dessin, modèles de composants, fichiers de règles de vérification et données associées qu'une fonderie fournit aux concepteurs pour un procédé de fabrication donné.
Parfois. Certaines fonderies livrent les cellules standard avec le PDK, mais les bibliothèques de cellules sont souvent fournies séparément, soit par la fonderie, soit par un fournisseur tiers, et sont construites sur la base du PDK.
Les coins de procédé sont des jeux de modèles représentant les extrêmes rapides et lents des composants NMOS et PMOS, comme SS ou FF, utilisés avec les extrêmes de tension et de température pour vérifier qu'un circuit fonctionne malgré la variabilité de fabrication.
Le PDK contient les règles de dessin du procédé, les modèles SPICE des transistors et autres composants, les fichiers de règles pour le DRC et le LVS, les données d'extraction des éléments parasites des interconnexions, les layouts des composants de base, etc.
Comment appelle-t-on l'ensemble des données de conception f…Le PDK est l'ensemble des données de conception, et GDSII un format de layout.
Comment appelle-t-on la description des conditions temporel…La simulation de Monte-Carlo répète des centaines ou des milliers de fois la simulation de circuit en faisant varier aléatoirement des paramètres comme la tension de seuil, selon les modèles de variabilité du PDK.
En conception de circuits analogiques, quelle méthode appli…Fonderie (foundry) SPICE DRC (vérification des règles de conception) LVS Synthèse logique STA (analyse temporelle statique) Rendement (yield) Tension de seuil Cellule standard Clock gating