Technique qui remplace les lignes ou colonnes contenant des cellules défectueuses par des lignes ou colonnes de réserve. Les défauts sont localisés au test et la commutation se fait par fusibles, etc. Elle améliore fortement le rendement.
Nom japonais: 冗長救済
« Réparation par redondance » apparaît dans 2 questions d'entraînement réparties sur 2 thèmes, dont DRAM, Test et inspection.
Domaine: DRAM
Une puce DRAM contient des milliards de cellules, et la probabilité qu'aucune ne soit défectueuse est faible. Sans réparation, une seule cellule défaillante ou une ligne de mot court-circuitée suffirait à mettre au rebut toute la puce, et le rendement des mémoires de forte capacité serait intenable. Les concepteurs ajoutent donc des lignes et des colonnes de réserve à chaque matrice mémoire. La réparation par redondance remplace par ces réserves les lignes ou colonnes contenant des cellules défectueuses, de sorte qu'une puce présentant un nombre limité de défauts peut tout de même être livrée comme composant entièrement fonctionnel.
Lors du test sur plaquette, les testeurs de mémoire écrivent et lisent des motifs sur toutes les adresses et construisent une carte des bits défaillants (fail bit map). Un programme d'analyse de redondance décide ensuite comment couvrir chaque bit défaillant avec les lignes et colonnes de réserve disponibles : un bit isolé peut être réparé par l'une ou l'autre, alors qu'une ligne défaillante exige une ligne de réserve du même type. Les adresses retenues sont stockées dans des fusibles, soit des fusibles métalliques coupés au laser, soit des fusibles et antifusibles programmés électriquement. À chaque accès, des comparateurs confrontent l'adresse entrante aux adresses stockées et redirigent les correspondances vers une réserve.
Les fusibles laser ne peuvent être coupés qu'au niveau de la plaquette, mais les éléments programmables électriquement permettent des réparations ultérieures. La réparation après mise en boîtier (post-package repair, PPR) permet de réaffecter à une réserve une ligne défaillante découverte après l'assemblage, et certaines normes mémoire autorisent le système à le faire sur le terrain. On rattrape ainsi les défauts introduits par les contraintes de la mise en boîtier ou détectés lors du déverminage (burn-in). La conception doit arbitrer entre le nombre de réserves et le coût : chaque ligne ou colonne de réserve occupe de la surface, et la comparaison d'adresses ajoute un petit retard au chemin d'accès.
La carte des bits défaillants sert au-delà de la réparation. La forme des défaillances renseigne sur leur cause physique : des bits isolés évoquent des cellules faibles ou des défauts ponctuels, des lignes ou colonnes entières des lignes de mot ou de bit coupées ou court-circuitées, et des amas des particules ou des problèmes de procédé locaux. Les ingénieurs en analyse de défaillance corrèlent ces signatures avec les données d'inspection en ligne pour identifier l'étape de procédé responsable. La même approche de redondance est utilisée dans les grands caches SRAM des processeurs, où des lignes ou colonnes de réserve améliorent le rendement des puces à grande surface mémoire.
Réponse : A. Les rangées ou colonnes contenant des cellules défectueuses sont remplacées par des rangées ou colonnes de réserve prévues à l'avance
Il est rare de fabriquer plusieurs milliards de cellules sans aucun défaut ; les DRAM comportent donc des rangées et colonnes de réserve. Les adresses défectueuses détectées au test sur plaquette sont enregistrées dans des fusibles coupés au laser ou des antifusibles programmés électriquement, et les accès sont réaffectés aux réserves. Il existe aussi des mécanismes de réparation après mise en boîtier (PPR). Sans cette réparation par redondance, le rendement des DRAM de grande capacité serait intenable.
Le test identifie les adresses des lignes ou colonnes défaillantes, ces adresses sont stockées dans des fusibles ou des antifusibles, et des comparateurs intégrés redirigent tout accès à ces adresses vers des lignes ou colonnes de réserve intégrées.
La réparation après mise en boîtier est une fonction qui permet de réaffecter une ligne DRAM défaillante à une ligne de réserve après la mise en boîtier de la puce, grâce à des éléments programmables électriquement au lieu de fusibles laser au niveau de la plaquette.
Une carte des bits défaillants (fail bit map) indique quels bits mémoire ont échoué et à quelles adresses ; elle sert à planifier la réparation par redondance et à déduire la cause physique des défauts à partir de la forme des défaillances.
Sans cette réparation par redondance, le rendement des DRAM de grande capacité serait intenable.
Quelle description de la réparation par redondance utilisée…Elle sert au calcul de la réparation par redondance, qui remplace les lignes ou colonnes défectueuses par des lignes ou colonnes de réserve ; la réparation est effectuée en coupant des fusibles par laser ou électriquement.
Lors du test d'une mémoire, quel est l'objectif principal d…Rendement (yield) Amplificateur de lecture (sense amplifier) Banc (bank) Cellule 1T1C DDR SDRAM DIMM ECC (code correcteur d'erreurs) Latence CAS Ligne de bit Ligne de mot (word line)