Élément qui s'écrit comme une instruction en assembleur mais que l'assembleur remplace par une ou plusieurs instructions réelles. Par exemple nop, mv, li, j et ret en RISC-V.
Nom japonais: 疑似命令
« Pseudo-instruction » apparaît dans 4 questions d'entraînement réparties sur 1 thèmes, dont ISA et assembleur.
Domaine: ISA et assembleur
Réponse : A. addi x0, x0, 0
RISC-V n'a pas d'instruction dédiée « ne rien faire » ; nop est représenté par « addi x0, x0, 0 ». L'écriture dans x0 étant ignorée, ni les registres ni la mémoire ne changent. De même, « mv rd, rs » correspond à « addi rd, rs, 0 », « j label » à « jal x0, label » et « ret » à « jalr x0, 0(ra) ». Limiter le nombre de types d'instructions grâce à x0 est un principe de conception de RISC-V.
Réponse : B. jalr x0, 0(ra)
jalr (jump and link register) saute à l'adresse obtenue en ajoutant un déplacement à la valeur d'un registre et place l'adresse de l'instruction suivante dans la destination. ret correspond à « jalr x0, 0(ra) » : elle saute à l'adresse contenue dans ra et jette le lien dans x0. jalr sert aussi aux sauts dont la destination n'est connue qu'à l'exécution, comme les appels par pointeur de fonction ou les fonctions virtuelles. Le « lw ra, … » qui restaure ra est une préparation effectuée avant ret.
bnez est la pseudo-instruction de « bne t1, zero, loop ».
Une fois l'exécution du code RISC-V ci-dessus terminée, que…La convention d'appel plaçant l'adresse de retour dans ra (x1), un appel de fonction s'écrit « jal ra, func », ou « call func » en pseudo-instruction.
Quel est le fonctionnement correct de l'instruction RISC-V …Assembleur Convention d'appel Adresse de retour ABI (interface binaire d'application) Adressage relatif au PC Architecture load-store Cadre de pile (stack frame) Codes de condition Créneau de délai de branchement (delay slot) Extension de signe