Qu'est-ce que PCI Express ?

Interface d'extension série à haut débit reliant le CPU au GPU, aux SSD, aux cartes réseau, etc. Aussi écrite PCIe. Le débit augmente en regroupant des voies (lanes), et la vitesse double environ à chaque génération.

Nom japonais: PCI Express

« PCI Express » apparaît dans 29 questions d'entraînement réparties sur 3 thèmes, dont Interfaces d'E/S et bus, Programmation GPU, SRAM et mémoire flash.

Domaine: Interfaces d'E/S et bus

S'entraîner : questions sur PCI Express

Quelle norme d'interface basée sur PCI Express est largement utilisée pour connecter les SSD rapides à l'hôte ?

  1. AIDE
  2. BUSB 1.1
  3. CNVMe
Afficher la réponse et l'explication

Réponse : C. NVMe

NVMe (NVM Express) est une norme conçue pour exploiter efficacement la flash sur PCI Express ; elle peut gérer en parallèle jusqu'à 64 000 files de commandes. Elle offre une latence plus faible et une bande passante plus élevée que le SATA destiné aux HDD (AHCI, une file, 32 commandes au maximum, plafond d'environ 600 MB/s) ; des produits atteignent environ 7 GB/s en PCIe 4.0 x4 et plus de 10 GB/s en PCIe 5.0. Elle est largement utilisée par les SSD compacts au format M.2.

Quelle valeur est la plus proche de l'efficacité du codage 128b/130b adopté à partir de PCI Express 3.0 ?

  1. AEnviron 80 %
  2. BEnviron 50 %
  3. CEnviron 98,5 %
Afficher la réponse et l'explication

Réponse : C. Environ 98,5 %

Le codage 128b/130b ajoute un en-tête de 2 bits à 128 bits de données et transmet 130 bits ; l'efficacité est donc de 128/130 ≈ 98,5 %. Le surcoût est fortement réduit par rapport aux 80 % du 8b/10b. La fréquence des transitions est assurée par embrouillage (scrambling, OU exclusif avec une séquence pseudo-aléatoire fixe), qui mélange les 0 et les 1. C'est pourquoi PCI Express 3.0 a pu presque doubler le débit utile en ne portant le débit de signal que de 5 à 8 GT/s.

« PCI Express » dans les explications

Questions mentionnant « PCI Express » (29)

  1. Quelle norme d'interface basée sur PCI Express est largement utilisée pour connecter les SSD rapides à l'hôte ?
  2. Quelle valeur est la plus proche de l'efficacité du codage 128b/130b adopté à partir de PCI Express 3.0 ?
  3. Quelle description d'une « voie » (lane) PCI Express est correcte ?
  4. Quelle valeur est la plus proche de la bande passante utile unidirectionnelle d'une liaison x16 en PCI Express 3.0 (8 GT/s par voie, codage 128b/130b) ?
  5. Quelle est l'évolution correcte du débit de signal par voie à chaque nouvelle génération de PCI Express, de la 3e à la 6e génération ?
  6. Quelle caractéristique de la PAM4 (modulation d'amplitude d'impulsion à 4 niveaux) adoptée dans PCI Express 6.0 est correcte ?
  7. Que se passe-t-il si l'on insère un SSD PCI Express x4 dans un connecteur de longueur x16 de la carte mère (en supposant que le connecteur est câblé pour x4 ou plus) ?
  8. Quelle description de la topologie de PCI Express est correcte ?
  9. Quelle description du mécanisme de communication de PCI Express est correcte ?
  10. Que fait la couche liaison de données de PCI Express face aux erreurs binaires survenant en transmission ?
  11. Quel mécanisme permet au CPU de lire et écrire les registres et la mémoire d'un périphérique PCI Express ?
  12. Quelle caractéristique des MSI (interruptions signalées par message) utilisées en PCI Express est correcte ?
  13. Quelle description du « branchement à chaud » (hot plug), disponible en USB et dans certains cas en PCI Express, est correcte ?
  14. Quel est l'objectif de l'horloge à étalement de spectre (SSC) utilisée notamment en PCI Express ?
  15. Que signifie le fait qu'une voie PCI Express soit « full duplex » ?

Comparatifs incluant ce terme

Termes associés

Débit (throughput) GPU SerDes RIE (gravure ionique réactive) CXL Codage 128b/130b PAM4 NRZ Via Récupération d'horloge et de données (CDR)

Retour au glossaire