Phénomène où une structure de thyristor parasite d'un circuit CMOS se déclenche, faisant circuler un fort courant permanent entre l'alimentation et la masse. On l'évite par la disposition des contacts de caisson, des anneaux de garde, etc.
Nom japonais: ラッチアップ
« Latch-up » apparaît dans 10 questions d'entraînement réparties sur 7 thèmes, dont Fiabilité, Transistors avancés (FinFET et GAA), Croissance épitaxiale.
Domaine: Fiabilité
Un inverseur CMOS sur substrat massif place un pMOS dans un caisson n sur un substrat de type p, à côté d'un nMOS. La source p+ du pMOS, le caisson n et le substrat p forment un transistor PNP vertical, tandis que la source n+ du nMOS, le substrat p et le caisson n forment un transistor NPN latéral. Le collecteur de chacun commande la base de l'autre, ce qui constitue un thyristor PNPN entre l'alimentation et la masse. Normalement, il reste bloqué, car les contacts de caisson et de substrat maintiennent les deux bases aux potentiels des rails ; mais la résistance du caisson et du substrat entre ces contacts et les transistors laisse place à une chute de tension locale.
Si un courant est injecté dans le caisson ou le substrat, par exemple lorsqu'une broche d'entrée est portée au-dessus de l'alimentation ou en dessous de la masse, par une décharge électrostatique, par l'impact d'une particule ionisante ou par une mauvaise séquence de mise sous tension, la chute de tension dans la résistance du caisson ou du substrat peut polariser en direct l'une des jonctions base-émetteur parasites. Le courant de collecteur de ce transistor rend alors l'autre passant et, si le gain de boucle dépasse un, la paire s'auto-entretient. Un chemin de faible résistance entre alimentation et masse reste alors établi même après la disparition de l'élément déclencheur, et persiste jusqu'à la coupure de l'alimentation, provoquant souvent une surchauffe qui détruit des lignes métalliques ou des jonctions.
La plupart des protections réduisent les résistances de caisson et de substrat ou les gains parasites. Côté dessin, on multiplie les contacts de caisson et de substrat, d'où la présence de cellules de prise (tap cells) dans les bibliothèques de cellules standard, et l'on entoure les transistors d'E/S d'anneaux de garde qui collectent les porteurs injectés avant qu'ils n'atteignent le cœur. Augmenter l'espacement entre nMOS et pMOS aide aussi. Côté procédé, les caissons rétrogrades, fortement dopés en profondeur, et les plaquettes épitaxiées p/p+ à substrat peu résistif dérivent le courant parasite. Le silicium sur isolant (SOI) supprime complètement le chemin par le substrat : les circuits SOI sont donc pratiquement immunisés.
Le latch-up est un événement, pas une usure progressive. L'injection de porteurs chauds (HCI) et l'instabilité en température sous polarisation (NBTI pour les pMOS, PBTI pour les nMOS high-k) décalent lentement la tension de seuil sur des années, et l'électromigration érode lentement les lignes métalliques, alors que le latch-up peut détruire une puce quelques instants après un seul déclenchement. C'est pourquoi l'immunité au latch-up est testée directement : les normes de qualification comme l'AEC-Q100 pour les circuits intégrés automobiles comprennent des tests de latch-up, qui injectent du courant dans les broches et appliquent des surtensions aux alimentations en vérifiant que le courant d'alimentation revient ensuite à la normale.
Réponse : B. Un phénomène où une structure de thyristor parasite devient conductrice et un fort courant circule en permanence entre l'alimentation et la masse
Dans une structure CMOS, les caissons et le substrat des pMOS et nMOS forment un thyristor PNPN constitué de transistors PNP et NPN parasites. Si du bruit ou une surtension d'entrée injecte un courant dans le substrat et le rend conducteur, les transistors s'amplifient mutuellement et un fort courant circule en permanence entre alimentation et masse, sans s'arrêter tant que l'alimentation n'est pas coupée ; dans le pire des cas, le composant brûle. On le prévient en renforçant les contacts de caisson, par des anneaux de garde, le SOI, etc.
Un thyristor PNPN parasite formé par les caissons et le substrat devient passant lorsqu'un courant injecté, par exemple dû à une surtension en entrée ou à une ESD, polarise en direct l'une de ses jonctions. Les deux transistors bipolaires parasites s'entretiennent alors mutuellement et maintiennent un fort courant entre l'alimentation et la masse.
L'état verrouillé persiste jusqu'à ce que la tension d'alimentation soit coupée ou suffisamment réduite pour interrompre le courant : il faut donc couper puis rétablir l'alimentation. Si le courant a déjà fait surchauffer le métal ou les jonctions, les dommages sont permanents.
En silicium sur isolant, chaque transistor se trouve dans une fine couche de silicium sur un oxyde enterré : il n'existe donc pas de chemin continu par le caisson et le substrat pour former le thyristor parasite. Sans ce chemin, la boucle régénérative ne peut pas exister.
Les composants étant isolés du substrat, les capacités de jonction et les courants de fuite sont faibles et le latch-up ne se produit pas.
Quelle est la définition de la structure SOI (Silicon On In…De plus, la présence en dessous d'un substrat p+ de faible résistivité permet au courant du thyristor parasite de s'écouler facilement dans le substrat et limite les différences de potentiel entre caissons, ce qui aide à éviter le latch-up du CMOS.
Quel est l'avantage d'une plaquette dans laquelle une couch…La concentration de surface reste modérée pour s'adapter aux caractéristiques des transistors, tandis que la forte concentration en profondeur limite le perçage (punch-through) et le latch-up (déclenchement du thyristor parasite).
Dans la formation des caissons CMOS, comment appelle-t-on u…La NBTI est une dégradation qui survient même sans courant, et le latch-up est la conduction d'un thyristor parasite.
Quel phénomène dégrade les caractéristiques d'un transistor…Elle fixe les essais et leurs conditions (durée de vie en fonctionnement à haute température, cyclage thermique, chaleur humide, ESD, latch-up, etc.) ainsi que les grades de température de fonctionnement ; les semi-conducteurs automobiles sont généralement qualifiés selon ces essais.
Quelle norme est largement utilisée comme référence pour le…CMOS Tension de seuil NBTI FD-SOI (SOI totalement déplété) Précipités d'oxygène (BMD) Getter (gettering) Implantation ionique Caisson rétrograde (retrograde well) Perçage (punch-through) Diffusion thermique