Méthode d'assemblage où plusieurs puces sont placées côte à côte sur un substrat intermédiaire comme un interposeur silicium et reliées à haute densité par des interconnexions fines. Utilisée par exemple pour relier GPU et HBM.
Nom japonais: 2.5D実装
« Intégration 2.5D » apparaît dans 7 questions d'entraînement réparties sur 2 thèmes, dont Packaging avancé (3D et chiplets), Industrie et marché des semi-conducteurs.
Domaine: Packaging avancé (3D et chiplets)
Réponse : B. Un substrat intermédiaire sur lequel plusieurs puces sont placées côte à côte et interconnectées à haute densité par des pistes fines
L'interposeur silicium est un substrat intermédiaire en silicium portant des pistes fines de 1 µm ou moins, réalisées avec les étapes d'interconnexion des semi-conducteurs. Plusieurs puces, comme un processeur et des HBM, y sont placées côte à côte et reliées par des interconnexions d'une densité inaccessible aux substrats de boîtier organiques classiques, dont les pistes mesurent plusieurs dizaines de µm. L'interposeur lui-même est relié au substrat du boîtier par des TSV. Il n'a aucun rapport avec les composants de refroidissement ou les photomasques.
Réponse : A. En 2.5D, les puces sont placées côte à côte sur un substrat intermédiaire (interposeur, etc.) ; en 3D, elles sont empilées verticalement
L'intégration 2.5D place plusieurs puces côte à côte sur un substrat intermédiaire comme un interposeur silicium et les relie par les pistes fines de ce substrat. L'intégration 3D empile verticalement les puces et les relie par TSV ou collage hybride. La 2.5D facilite la dissipation thermique, la 3D offre les interconnexions les plus courtes. Des structures combinant les deux sont aussi utilisées, comme la HBM (empilement 3D) placée à côté du GPU (2.5D).
L'intégration 2.5D place plusieurs puces côte à côte sur un substrat intermédiaire comme un interposeur silicium et les relie par les pistes fines de ce substrat.
Quelle différence entre intégration 2.5D et intégration 3D …CoWoS (Chip on Wafer on Substrate) est une technique d'intégration 2.5D qui place les puces sur un interposeur au format plaquette (Chip on Wafer), lui-même monté sur le substrat du boîtier (on Substrate).
Quelle technique d'intégration 2.5D de TSMC est largement u…Pour les semi-conducteurs destinés à l'IA, la capacité de production d'intégration 2.5D, où des HBM placées à côté du processeur sont reliées par un interposeur en silicium, conditionne même les volumes livrables.
Pourquoi l'importance du back-end (packaging) s'est-elle ac…Elle est utilisée en intégration 2.5D, placée à côté du processeur sur un interposeur silicium ou équivalent, et équipe notamment les GPU pour l'IA.
Quelle définition de la HBM (High Bandwidth Memory) est cor…CoWoS est une intégration 2.5D sur interposeur, la HBM une mémoire empilée.
Quelle technique de boîtier sur plaquette en éventail dével…HBM Interposeur silicium TSV (via traversant le silicium) GPU CoWoS Couche de redistribution (RDL) Intégration 3D Collage hybride (hybrid bonding) Redistribution (drive-in) Chiplet