Qu'est-ce que SerDes ?

Sérialiseur/désérialiseur. Circuit qui convertit à l'émission les données parallèles internes à la puce en un flux de bits rapide unique, puis les reconvertit en données parallèles à la réception. Cœur de la couche physique des liaisons série rapides.

Nom japonais: SerDes

« SerDes » apparaît dans 7 questions d'entraînement réparties sur 3 thèmes, dont Interfaces d'E/S et bus, Circuits logiques, Test et inspection.

Domaine: Interfaces d'E/S et bus

S'entraîner : questions sur SerDes

Quel est le rôle d'un SerDes (sérialiseur/désérialiseur) utilisé en transmission série rapide ?

  1. AChiffrer les données pour empêcher l'interception
  2. BCôté émission, convertir les données parallèles internes à la puce en un flux de bits rapide unique ; côté réception, restituer les données parallèles d'origine
  3. CConvertir la tension d'alimentation pour l'adapter aux autres circuits
Afficher la réponse et l'explication

Réponse : B. Côté émission, convertir les données parallèles internes à la puce en un flux de bits rapide unique ; côté réception, restituer les données parallèles d'origine

À l'intérieur de la puce, les données circulent lentement sur une largeur de plusieurs dizaines de bits. L'émetteur du SerDes les réordonne en un flux de bits unique très rapide, et le récepteur extrait l'horloge du flux, décide de la valeur des bits et restitue les données à leur largeur d'origine. La couche physique de nombreuses interfaces rapides, comme PCI Express, USB, Ethernet ou les liaisons de stockage, repose sur des SerDes.

« SerDes » dans les explications

Questions mentionnant « SerDes » (7)

  1. Quel est le rôle d'un SerDes (sérialiseur/désérialiseur) utilisé en transmission série rapide ?
  2. Quelle est l'utilisation typique du registre à décalage, qui enchaîne des bascules en série et déplace les données d'un bit vers la voisine à chaque cycle d'horloge ?
  3. Pour tester une interface de communication série rapide, quelle méthode reboucle la sortie du circuit d'émission de la puce sur son circuit de réception afin que la puce vérifie elle-même la communication ?
  4. Quelle description du mécanisme de communication de PCI Express est correcte ?
  5. Une liaison rapide comme l'Ethernet 100 gigabits est parfois réalisée en regroupant par exemple 4 voies de 25 Gb/s. Quel est le principe correct ?
  6. Dans les systèmes reliant de nombreux GPU pour l'IA, quelle est la principale raison de l'utilisation de liaisons rapides dédiées entre GPU (comme NVLink de NVIDIA), distinctes de PCI Express ?
  7. Quelle affirmation concernant les fonctions d'économie d'énergie des liaisons PCI Express (états L0s et L1 de l'ASPM) est correcte ?

Termes associés

PCI Express RIE (gravure ionique réactive) Registre à décalage Via Débit (throughput) PAM4 GPU AXI Branchement à chaud (hot plug) Codage 128b/130b

Retour au glossaire