Méthode de connexion qui relie les plots d'électrode de la puce à la grille de connexion ou au substrat par de fins fils métalliques en or, en cuivre, etc.
Nom japonais: ワイヤボンディング
« Câblage par fil (wire bonding) » apparaît dans 8 questions d'entraînement réparties sur 4 thèmes, dont Procédés d'interconnexion, Packaging avancé (3D et chiplets), Test et inspection.
Domaine: Boîtiers et assemblage
En ball bonding thermosonique, le fil passe dans un fin tube céramique appelé capillaire. Une étincelle électrique fait fondre l'extrémité du fil en une boule d'environ deux fois le diamètre du fil, qui est pressée sur le plot de connexion de la puce sous l'effet de la chaleur (environ 150 à 200 °C), d'une force et de vibrations ultrasonores pour former la première soudure. Le capillaire trace ensuite une boucle jusqu'à la grille de connexion ou au substrat, où il écrase le fil en une soudure en point (stitch), la seconde soudure, puis l'arrache, prêt pour la boule suivante. Une boule n'ayant pas d'orientation, les fils peuvent partir dans n'importe quelle direction.
Les fils de câblage font typiquement 15 à 50 µm de diamètre, moins qu'un cheveu, pour s'adapter à des plots de quelques dizaines de micromètres seulement. L'or était le choix traditionnel, mais le cuivre l'a largement remplacé pour des raisons de coût, et il conduit en outre mieux l'électricité et la chaleur. Le cuivre s'oxyde et est plus dur : les boules sont donc formées sous gaz azote-hydrogène, le fil revêtu de palladium est courant, et les paramètres sont ajustés pour ne pas endommager les plots. Les composants de puissance utilisent du fil d'aluminium épais d'environ 100 à 500 µm, des rubans plats ou des clips en cuivre, généralement assemblés par wedge bonding, qui écrase le fil par le côté.
Les plots de connexion sont généralement en aluminium d'environ 1 µm d'épaisseur, même sur les puces à interconnexions cuivre, car la fine couche d'oxyde natif de l'aluminium le protège et permet une soudure fiable. Une force ou des ultrasons excessifs, ou un fil de cuivre dur, peuvent fissurer le diélectrique ou le silicium sous le plot ; ce défaut, appelé cratering, est particulièrement préoccupant au-dessus de films low-k mécaniquement fragiles. Les traces de pointes laissées par le test sous pointes ne doivent pas dégrader la zone de soudure. Lors d'un usage prolongé à haute température, des composés intermétalliques or-aluminium croissent au niveau de la soudure à boule et peuvent former des cavités si la jonction est mal maîtrisée.
Le câblage par fil reste la méthode d'interconnexion de puces la plus utilisée en volume, car l'équipement est bon marché et le routage flexible. Ses limites sont que les connexions ne se trouvent qu'en périphérie de la puce et que chaque fil ajoute de la résistance et de l'inductance, environ 1 nH par millimètre selon une règle empirique. Le flip-chip répartit des bossages (bumps) sur toute la surface de la puce, ce qui offre davantage d'E/S et des chemins plus courts. Les boîtiers empilés de flash NAND et de DRAM câblent encore par fil des puces décalées en escalier, parfois plus de 16, tandis que les empilements à très haute bande passante utilisent des TSV ou le collage hybride.
Réponse : C. Aluminium
Même après le passage des interconnexions internes au Cu, l'aluminium (épaisseur d'environ 1 µm) est resté largement utilisé pour les plots de connexion de la couche supérieure. Alors que la surface du Cu s'oxyde et se corrode facilement, l'aluminium forme en surface un oxyde dense de quelques nm qui protège l'intérieur, et il bénéficie d'une longue expérience de soudage par ultrasons avec les fils d'or et de cuivre. Une barrière anti-diffusion est intercalée entre le Cu et l'Al. En flip-chip, des bumps sont formés sur les plots.
Réponse : B. CUP (circuit under pad)
Traditionnellement, aucun circuit n'était placé sous les plots afin d'éviter que les couches inférieures ne se fissurent sous le choc et la charge du câblage. Les plots sont grands (quelques dizaines à 100 µm de côté) et, nombreux, ils occupent une part importante de la surface de la puce. Le CUP, qui renforce les couches d'interconnexion sous les plots pour y placer des circuits, réduit la surface de la puce de quelques % à une quinzaine de %. Avec des matériaux fragiles comme les films low-k, assurer une structure résistant aux contraintes du câblage et des pointes de test constitue un défi.
Le cuivre est bien moins cher que l'or et présente une meilleure conductivité électrique et thermique. Ses inconvénients, une oxydation plus facile et une dureté plus grande, sont maîtrisés par un gaz de formage lors de la formation de la boule, par du fil revêtu de palladium et par des conditions de soudure soigneusement réglées.
Le ball bonding fait fondre l'extrémité du fil en une boule et la soude par chaleur, force et ultrasons, si bien que le fil peut partir dans n'importe quelle direction ; il s'utilise avec les fils d'or et de cuivre. Le wedge bonding écrase le côté du fil avec un outil en biseau (wedge), ce qui fixe la direction du fil ; il est courant avec le fil d'aluminium et les rubans.
Normalement, la boule (première soudure) est placée sur le plot de la puce, car elle est compacte, et le point (seconde soudure) sur la broche ou le substrat. L'ordre est parfois inversé pour obtenir des boucles très basses dans les boîtiers à puces empilées.
Seules les zones des plots de connexion destinés au câblage par fil ou aux bumps sont ouvertes.
Comment appelle-t-on le film formé sur la couche supérieure…Une trace de pointe trop grande peut provoquer des défauts de liaison lors du wire bonding ultérieur, et un enfoncement excessif endommage les structures situées sous le plot.
Lors du test sur wafer, comment appelle-t-on le fait d'enfo…Les plots sont des électrodes de quelques dizaines de µm de côté, qui servent aussi ensuite au wire bonding ou à la connexion des bumps.
Lors du test sur wafer, à quel endroit de la puce les point…Il permet d'empiler des puces et de réaliser des milliers de connexions ou plus sur des distances plus courtes qu'avec le câblage par fil ; il est utilisé dans l'intégration 3D, la HBM et les interposeurs silicium.
Quelle définition du TSV (via traversant le silicium) est c…TSV (via traversant le silicium) Contact Flip-chip Grille de connexion (lead frame) Collage hybride (hybrid bonding) Carte à pointes (probe card) RIE (gravure ionique réactive) Via Intégration 3D HBM