Instruction qui effectue lecture et écriture mémoire en une seule opération indivisible, sans interruption par un autre cœur : CAS, fetch-and-add, LR/SC, etc.
Nom japonais: アトミック命令
« Instruction atomique » apparaît dans 5 questions d'entraînement réparties sur 1 thèmes, dont Multicœur et synchronisation.
Domaine: Multicœur et synchronisation
Réponse : A. Instruction qui effectue la lecture et l’écriture en mémoire comme une seule opération que les autres cœurs ne peuvent pas interrompre
Une instruction atomique effectue la séquence lecture, calcul, écriture sans qu’une lecture ou écriture d’un autre cœur puisse s’intercaler. Les autres cœurs ne voient que l’état d’avant ou d’après l’opération. Parmi elles figurent CAS (compare-and-swap), fetch-and-add, ainsi que LR/SC et les instructions AMO de RISC-V ; elles servent de base à la construction des verrous et des structures de données sans verrou.
Réponse : A. Elle n’écrit la nouvelle valeur que si la valeur en mémoire est égale à la valeur attendue, et indique si elle a réussi
CAS effectue de façon indivisible l’opération « si la valeur à cette adresse est toujours la valeur attendue, la remplacer par la nouvelle valeur ». Si un autre thread a modifié la valeur entre la lecture et l’écriture, l’opération échoue ; on peut donc mettre à jour en vérifiant que la valeur n’a pas changé. Avec une boucle qui, en cas d’échec, relit, recalcule et retente le CAS, on met à jour une valeur partagée en toute sécurité sans verrou. L’instruction cmpxchg de x86 en est un exemple.
Une instruction atomique effectue la séquence lecture, calcul, écriture sans qu’une lecture ou écriture d’un autre cœur puisse s’intercaler.
Quelle description d’une instruction atomique (instruction …Une instruction atomique implique une écriture ; si les threads en attente l’exécutent de façon répétée, ils se disputent à chaque fois la ligne en état M et invalident sans cesse les copies des autres cœurs.
Dans un spinlock, pourquoi attendre la libération par des l…Le spinlock tente de prendre le verrou avec une instruction atomique et, en cas d’échec, réessaie immédiatement, de façon répétée.
Quelle description du verrou à attente active (spinlock) es…Compare-and-swap Sans verrou (lock-free) Verrou tournant (spinlock) LR/SC Interruption Acquisition-libération (acquire-release) Barrière mémoire Cohérence séquentielle Course aux données (data race) Espionnage de bus (snooping)