Bus de la norme AMBA d'Arm qui relie les blocs internes d'un SoC. Il comporte cinq canaux indépendants et une poignée de main VALID/READY ; il existe aussi les variantes AXI4-Lite et AXI4-Stream.
Nom japonais: AXI
« AXI » apparaît dans 6 questions d'entraînement réparties sur 1 thèmes, dont Interfaces d'E/S et bus.
Domaine: Interfaces d'E/S et bus
Réponse : A. Cinq canaux indépendants (adresse de lecture, données de lecture, adresse d'écriture, données d'écriture, réponse d'écriture) peuvent fonctionner simultanément
AXI comporte cinq canaux : adresse de lecture (AR) et données de lecture (R), adresse d'écriture (AW), données d'écriture (W) et réponse d'écriture (B). Les canaux étant indépendants, on peut mener lectures et écritures en parallèle, ou envoyer l'adresse d'abord et les données ensuite. Chaque canal effectue ses échanges avec la même procédure VALID/READY, ce qui rend la conception homogène.
Réponse : A. Au front d'horloge où VALID de l'émetteur et READY du récepteur valent tous deux 1
L'émetteur met VALID à 1 lorsqu'il dispose de données valides, et le récepteur met READY à 1 lorsqu'il peut les recevoir. Si les deux valent 1 au front d'horloge, le transfert a lieu. Un récepteur occupé peut mettre READY à 0 pour faire attendre l'émetteur (contre-pression), ce qui permet de relier des blocs de vitesses différentes sans perte de données. La règle veut que l'émetteur présente VALID sans attendre READY, ce qui évite les blocages par attente mutuelle.
AXI comporte cinq canaux : adresse de lecture (AR) et données de lecture (R), adresse d'écriture (AW), données d'écriture (W) et réponse d'écriture (B).
Quelle caractéristique du bus AXI est correcte ?Comme on traite souvent en bloc des données à adresses consécutives, par exemple lors du chargement d'une ligne de cache, AXI permet le transfert en rafale : seuls l'adresse de début et la longueur sont envoyées, puis les données sont transférées à la suite.
Quel est l'avantage du transfert en rafale (burst) d'AXI ?En AXI, les requêtes portent un ID et plusieurs peuvent être émises simultanément ; les données reviennent les unes après les autres pendant la latence, et la bande passante est utilisée efficacement.
Quel est l'avantage, en AXI, de pouvoir émettre une requête…Pour les transferts massifs exigeant du débit, on utilise l'AXI complet ou AXI4-Stream, sans adresse.
Parmi les variantes d'AXI, à quelle utilisation AXI4-Lite e…AXI (Advanced eXtensible Interface) fait partie de la famille de normes AMBA publiée par Arm et est largement utilisé comme bus reliant les blocs à l'intérieur d'une puce.
Quel bus de la norme AMBA d'Arm est largement utilisé pour …Ligne de cache Interruption Débit (throughput) SoC (système sur puce) Branchement à chaud (hot plug) Codage 128b/130b Codage 8b/10b Complexe racine (root complex) Contrôle de flux par crédits CXL