Affectation « = » de Verilog. Le membre de gauche est mis à jour immédiatement et la nouvelle valeur est utilisée dès la ligne suivante. Utilisée dans les always combinatoires et les bancs de test.
Nom japonais: ブロッキング代入
« Affectation bloquante » apparaît dans 4 questions d'entraînement réparties sur 1 thèmes, dont HDL et vérification.
Domaine: HDL et vérification
Réponse : A. La valeur capturée, d'avant ou d'après le changement, dépend de l'ordre d'exécution (course) ; on décale légèrement les entrées par rapport au front d'horloge ou on les modifie par affectation non bloquante
Si, au même instant, le banc de test réécrit les entrées et les bascules du circuit les capturent, la valeur capturée sera ancienne ou nouvelle selon l'ordre d'exécution choisi par le simulateur. C'est une course (race) de simulation, dont le résultat peut varier d'un simulateur à l'autre. On l'évite en modifiant les entrées sur le front descendant, en les retardant légèrement, ou en utilisant l'affectation non bloquante ou les clocking blocks de SystemVerilog.
Avec l'affectation bloquante (=), a devient 1 à la première ligne, et b reçoit à la deuxième la nouvelle valeur de a, 1 : les deux valent alors 1.
Dans la description ci-dessus, juste avant le front montant…Avec l'affectation bloquante, q1 prend immédiatement la valeur de d à la première ligne, et q2 reçoit à la deuxième q1 mis à jour, c'est-à-dire d.
Voulant un registre à décalage à deux étages, on a écrit le…Pour les circuits combinatoires, calculer les valeurs intermédiaires de haut en bas est naturel ; on utilise donc l'affectation bloquante.
Quelle est la règle générale d'usage des types d'affectatio…Affectation non bloquante Banc de test (testbench) SystemVerilog Registre à décalage Verilog Boucle combinatoire Codage one-hot Instruction generate Langage de description matérielle Latch involontaire