Chargement dans le cache, avant qu'elles ne soient demandées, de données qui seront probablement nécessaires prochainement. Il existe une méthode matérielle, qui détecte la régularité des accès, et une méthode logicielle, commandée par instruction.
Nom japonais: プリフェッチ
« Préchargement (prefetch) » apparaît dans 9 questions d'entraînement réparties sur 3 thèmes, dont Hiérarchie mémoire, DRAM, CPU et architecture.
Domaine: Hiérarchie mémoire
Réponse : A. Lire en une fois dans la matrice interne des données huit fois plus larges et les sortir séquentiellement à haute vitesse sur les broches externes
La vitesse de la matrice de cellules variant peu d'une génération à l'autre, la DDR4 lit en interne, en un accès, des données de huit fois la largeur des broches (8n) et les envoie successivement par l'interface externe rapide. La longueur de rafale est donc de 8. La DDR5 utilise un préchargement 16n et double le débit externe sans accélérer l'intérieur. Ce mécanisme a doublé à chaque génération : DDR (2n), DDR2 (4n), etc.
Réponse : A. La lecture séquentielle d’un tableau avec un pas (stride) constant
Le préchargeur matériel détecte une régularité (contiguïté ou pas constant) dans les adresses des accès récents, prédit l’adresse suivante et la charge à l’avance. La lecture d’un tableau avec un pas constant est facile à prédire et l’effet est important. Dans une liste chaînée, l’adresse de l’élément suivant n’est connue qu’après lecture de l’élément courant ; sans régularité, aucune prédiction n’est possible. La consultation d’une table de hachage avec des clés aléatoires ne présente pas non plus de régularité d’adresse, et l’effet est faible.
La DDR5 utilise un préchargement 16n et double le débit externe sans accélérer l'intérieur.
Quel est le principe correct du « préchargement 8n » (8n pr…Un préchargement n’a de sens que si la lecture en mémoire est terminée au moment où la donnée est nécessaire.
Lors de l’insertion d’instructions de préchargement logicie…Les remèdes comprennent les caches multiniveaux, l'accès mémoire parallèle, le préchargement, les mémoires à large bande passante comme la HBM et le traitement en mémoire (processing-in-memory), qui calcule près de la mémoire.
Comment appelle-t-on la limitation de performances due au f…Les remèdes diffèrent selon la cause : lignes plus grandes ou préchargement pour les défauts obligatoires, cache plus grand pour les défauts de capacité, associativité accrue pour les défauts de conflit.
Quelle combinaison correspond à la classification des défau…On le réduit en chargeant la donnée par préchargement avant qu’elle soit nécessaire, ou en agrandissant les lignes pour ramener en bloc les données voisines.
Quelle méthode est efficace pour réduire les défauts de cac…Débit (throughput) Chargeur (loader) Précharge Pénalité de défaut (miss penalty) Mur de la mémoire (memory wall) HBM Défaut obligatoire (compulsory miss) Débordement (spill) Allocation en écriture (write allocate) Blocage de boucle (loop blocking)