État où, en cas de violation des temps de setup ou de hold d'une bascule, la sortie reste un moment indéterminée entre 0 et 1. On y remédie en synchronisant les signaux asynchrones par deux bascules en série.
Nom japonais: メタステーブル
« Métastabilité » apparaît dans 2 questions d'entraînement réparties sur 2 thèmes, dont Circuits logiques, Flot de conception de circuits intégrés et EDA.
Domaine: Circuits logiques
Réponse : B. Le temps minimal pendant lequel l'entrée de données doit être stable avant le front d'horloge
Pour qu'une bascule capture correctement, la donnée doit être stable depuis un certain temps avant le front d'horloge : c'est le temps de setup. Si le délai du chemin de données dépasse la période d'horloge moins le temps de setup, il y a violation, que l'on résout en ralentissant l'horloge. Le temps pendant lequel la donnée doit être maintenue après le front est le temps de hold ; le non-respect de l'un ou de l'autre provoque la capture d'une valeur erronée ou la métastabilité.
Réponse : B. Vérification CDC (franchissement de domaines d'horloge)
Transmettre directement un signal entre horloges asynchrones provoque la métastabilité, état où la sortie de la bascule n'est ni 0 ni 1, ou la perte de données. La vérification CDC détecte automatiquement ces points de transfert dans la conception et vérifie la présence correcte de circuits de synchronisation comme les doubles bascules ou les FIFO asynchrones. Elle détecte des défauts rares et difficiles à reproduire, que la simulation ordinaire trouve difficilement.
Le temps pendant lequel la donnée doit être maintenue après le front est le temps de hold ; le non-respect de l'un ou de l'autre provoque la capture d'une valeur erronée ou la métastabilité.
Quelle description du temps de setup (temps d'établissement…Transmettre directement un signal entre horloges asynchrones provoque la métastabilité, état où la sortie de la bascule n'est ni 0 ni 1, ou la perte de données.
Comment appelle-t-on la vérification, par un outil dédié, d…Bascule (flip-flop) Temps d'établissement (setup time) Additionneur complet Circuit combinatoire Circuit séquentiel Code de Gray Complément à deux Décalage d'horloge (clock skew) Décodeur Glitch (impulsion parasite)