Circuit de réception qui extrait la synchronisation d'horloge des transitions du signal de données reçu et décide de la valeur des bits. Abrégé CDR. Il supprime le besoin d'une ligne d'horloge dédiée.
Nom japonais: クロック・データ・リカバリ
« Récupération d'horloge et de données (CDR) » apparaît dans 3 questions d'entraînement réparties sur 1 thèmes, dont Interfaces d'E/S et bus.
Domaine: Interfaces d'E/S et bus
Réponse : B. Extraire la synchronisation d'horloge des transitions du signal de données reçu et décider de la valeur des bits à cet instant
Si l'horloge est envoyée sur une ligne séparée, un décalage apparaît par rapport aux lignes de données. En transmission série rapide, le circuit CDR observe les instants où les données passent de 0 à 1 ou inversement, génère par PLL notamment une horloge de même fréquence et de même phase, et décide de la valeur des données au milieu de chaque bit. Les données doivent donc contenir des transitions suffisamment fréquentes, ce que le codage garantit.
En transmission série rapide, le circuit CDR observe les instants où les données passent de 0 à 1 ou inversement, génère par PLL notamment une horloge de même fréquence et de même phase, et décide de la valeur des données au milieu de chaque bit.
Quel est le rôle du circuit de récupération d'horloge et de…De longues suites de 0 ou de 1 font perdre la synchronisation au CDR du récepteur et décalent la tension moyenne du signal, empêchant une décision correcte.
Quel est l'objectif du codage 8b/10b (qui transmet 8 bits d…Le CDR du récepteur est conçu pour suivre cette variation lente et recevoir les données.
Quel est l'objectif de l'horloge à étalement de spectre (SS…RIE (gravure ionique réactive) PCI Express PLL (boucle à verrouillage de phase) Codage 8b/10b Horloge à étalement de spectre AXI Branchement à chaud (hot plug) Codage 128b/130b Complexe racine (root complex) Contrôle de flux par crédits