Français
Menu

DRAM

Découvrez la cellule DRAM 1T1C, la nécessité du rafraîchissement et le fonctionnement de la lecture avec des QCM.

S'entraîner sur 10 questionsQuestions aléatoires de ce thème · environ 5 minutes S'entraîner sur ce thèmeToutes les questions de ce thème dans un ordre aléatoire Questions à revoirNe refaire que les questions manquées lors de la dernière tentative

Bande passante mémoire →

DRAM : points clés

La DRAM stocke un bit avec un transistor et un condensateur. Sa structure de cellule simple facilite une forte densité, d'où son usage répandu comme mémoire principale des ordinateurs.

La charge du condensateur se perd peu à peu par courant de fuite, si bien que les données doivent être réécrites périodiquement (rafraîchissement). La lecture perturbe aussi la charge de la cellule : les données sont donc amplifiées par un amplificateur de lecture (sense amplifier), puis réécrites.

Toutes les questions sur DRAM (50)
  1. Quelle est la constitution correcte d'une cellule mémoire 1 bit d'une DRAM courante ?
  2. Pourquoi une opération de rafraîchissement périodique est-elle nécessaire dans une DRAM ?
  3. Quelle caractéristique de l'opération de lecture d'une DRAM est correcte ?
  4. Quelle combinaison de structures tridimensionnelles a été utilisée pour assurer la capacité du condensateur des cellules DRAM ?
  5. Quelle propriété de la DRAM est correcte ?
  6. Quelle est la signification correcte de « DDR (double débit de données) » dans DDR SDRAM ?
  7. Dans la matrice de cellules DRAM, quelle ligne, reliée à la grille des transistors de cellule, sélectionne la rangée à lire ou écrire ?
  8. Comment évolue généralement la durée pendant laquelle une cellule DRAM conserve ses données lorsque la température augmente ?
  9. Quelle description de l'erreur logicielle (soft error) d'une mémoire est correcte ?
  10. Quelle caractéristique de la DRAM par rapport à la SRAM est correcte ?
  11. Quelle description de la réparation par redondance utilisée pour améliorer le rendement des DRAM est correcte ?
  12. Quelle fonction du code correcteur d'erreurs (ECC) utilisé dans les mémoires est correcte ?
  13. Pourquoi le temps d'accès d'une DRAM diminue-t-il lors d'accès consécutifs à la même rangée (page) ?
  14. Pourquoi des matériaux High-k comme l'oxyde de zirconium sont-ils utilisés comme diélectrique des condensateurs DRAM ?
  15. Quelle description du mode d'autorafraîchissement (self-refresh) d'une DRAM est correcte ?
  16. À combien d'octets correspond une puce DRAM de 8 Gbit ?
  17. Quelle est la signification correcte de la latence CAS (CL) d'une DRAM ?
  18. Quelle est la principale application de la norme DRAM appelée LPDDR ?
  19. Quelle caractéristique de la GDDR, utilisée comme mémoire graphique des GPU, est correcte ?
  20. Dans les transistors de cellule DRAM récents, quel est le principal objectif de la structure qui enterre l'électrode de grille dans une tranchée du substrat silicium (ligne de mot enterrée) ?
  21. Dans une DRAM, quelle est la principale raison de diviser l'adresse en adresse de rangée et adresse de colonne fournies successivement sur les mêmes broches ?
  22. Quel est le principal objectif de la division interne d'une DRAM en plusieurs banques ?
  23. Lors de la lecture d'une DRAM, pourquoi la variation de tension apparaissant sur la ligne de bit est-elle très faible ?
  24. Quel est le principe correct de la DRAM 3D, en recherche et développement comme moyen d'augmenter la capacité des futures DRAM ?
  25. Dans une DRAM, comment appelle-t-on le phénomène par lequel l'activation répétée d'une rangée en peu de temps peut inverser les données des rangées voisines ?
  26. Quels sont les principaux chemins de fuite qui déterminent la durée de rétention des données d'une cellule DRAM ?
  27. Que signifie le F de « 6F² », utilisé pour exprimer la surface d'une cellule DRAM ?
  28. Lors d'un accès DRAM, comment appelle-t-on l'opération qui ferme la rangée ouverte et ramène les lignes de bit au potentiel intermédiaire en vue de l'activation de la rangée suivante ?
  29. Quelle fonction de correction d'erreurs interne à la puce DRAM a été adoptée par la DDR5 ?
  30. Comment appelle-t-on la limitation de performances due au fait que l'amélioration de la bande passante et de la latence mémoire ne suit pas celle des performances des processeurs ?
  31. Quelle est la signification correcte de « RAM (Random Access Memory) » dans DRAM ?
  32. Dans les PC et serveurs, à quoi la DRAM sert-elle principalement ?
  33. Comment appelle-t-on le composant de mémoire de PC qui regroupe plusieurs puces DRAM sur une petite carte enfichable ?
  34. Quelle caractéristique désigne le « S (Synchronous) » de SDRAM ?
  35. Quel trio correspond aux principaux fabricants détenant une grande part du marché mondial de la DRAM ?
  36. Dans une norme DRAM courante, quelle durée est la plus proche de la période prescrite pour rafraîchir une fois toutes les cellules ? (plage de température normale)
  37. Que représente le paramètre de temporisation DRAM « tRCD » ?
  38. Quelle description du transfert en rafale (burst) d'une DRAM est correcte ?
  39. Quelle valeur est la plus proche de la bande passante crête d'un canal de mémoire DDR4 à 3,200 MT/s avec un bus de données de 64 bits ?
  40. Quel est le principal effet du fonctionnement de la mémoire d'un PC en « double canal » ?
  41. Quelle description du « rang » (rank) d'un module DRAM est correcte ?
  42. Combien de puces DRAM de largeur 8 bits (x8) faut-il par rang pour former un bus de données de 64 bits (sans ECC) ?
  43. Dans la plupart des processeurs de PC actuels, où se trouve le contrôleur mémoire qui pilote la DRAM ?
  44. Dans les normes DRAM, quelle mesure est généralement exigée dans la plage de température élevée de la puce (par exemple au-delà de 85℃) ?
  45. À mesure que la capacité des DRAM augmente, quel problème lié au rafraîchissement devient fréquent ?
  46. Parmi les organisations de lignes de bit d'une matrice DRAM, laquelle place les lignes de bit appariées côte à côte dans la même matrice ?
  47. Quel est le principe correct du « préchargement 8n » (8n prefetch) utilisé notamment par la DDR4 SDRAM ?
  48. Dans les DRAM de type DDR, quelle fonction intègre dans la puce DRAM des résistances de terminaison commutables, destinées à limiter les réflexions de signal ?
  49. Certaines cellules DRAM voient leur durée de rétention s'allonger et se raccourcir de façon irrégulière au cours du temps. Comment appelle-t-on ce phénomène ?
  50. Quelle est la principale raison d'utiliser une tension élevée (VPP), supérieure à la tension d'alimentation, pour piloter les lignes de mot DRAM ?

Comparatifs sur ce thème

Autres thèmes de Composants