Qu'est-ce que Via ?

Conducteur reliant électriquement deux niveaux d'interconnexion superposés dans une interconnexion multicouche. Réalisé en remplissant de métal un trou percé dans l'isolant.

Nom japonais: ビア

« Via » apparaît dans 47 questions d'entraînement réparties sur 22 thèmes, dont Procédés d'interconnexion, Analyse temporelle et CDC, Programmation GPU.

Domaine: Procédés d'interconnexion

S'entraîner : questions sur Via

Comment appelle-t-on le phénomène par lequel des impuretés provenant notamment du substrat sont incorporées dans la couche en croissance via la phase gazeuse pendant l'épitaxie ?

  1. AAutodopage
  2. BGetter
  3. CÉlectromigration
Afficher la réponse et l'explication

Réponse : A. Autodopage

L'autodopage est le phénomène par lequel des dopants s'évaporent d'un substrat fortement dopé, de sa face arrière ou de ses bords, et sont incorporés via le gaz dans la couche en croissance. Particulièrement important en début de croissance, il fait dévier la concentration de la couche épitaxiale de la valeur visée ou adoucit la transition de concentration à l'interface. Les remèdes sont le recouvrement de la face arrière par un oxyde ou du polysilicium, la croissance à basse pression ou une purge des dopants par gaz avant la croissance.

Quelle description d'un via dans une interconnexion multicouche est correcte ?

  1. AUn conducteur qui relie électriquement les couches d'interconnexion supérieure et inférieure
  2. BUn film qui isole les interconnexions voisines d'une même couche
  3. CUn fil métallique qui relie la puce au boîtier
Afficher la réponse et l'explication

Réponse : A. Un conducteur qui relie électriquement les couches d'interconnexion supérieure et inférieure

Un via est un conducteur vertical obtenu en remplissant de métal un trou percé dans l'isolant intercouche, qui relie les interconnexions de la couche supérieure et de la couche inférieure. Dans les produits avancés, il est extrêmement fin (environ 20 nm de diamètre) et une puce en compte plusieurs milliards ou plus. Celui qui relie le transistor à la couche d'interconnexion la plus basse est appelé contact. Dans le procédé double damascène, les tranchées et les vias sont remplis de Cu en une fois. La résistance des vias et les défauts d'ouverture influent fortement sur les performances et le rendement.

« Via » dans les explications

Questions mentionnant « Via » (47)

  1. Comment appelle-t-on le phénomène par lequel des impuretés provenant notamment du substrat sont incorporées dans la couche en croissance via la phase gazeuse pendant l'épitaxie ?
  2. Quelle description d'un via dans une interconnexion multicouche est correcte ?
  3. Quel problème survient lorsque le remplissage en Cu est insuffisant et qu'une cavité (void) subsiste dans un via ?
  4. Chaque bit d'une donnée de 4 bits a été transmis vers un autre domaine d'horloge via son propre synchroniseur à 2 étages. Lorsque la donnée passe de 0111 à 1000, quel problème peut survenir ?
  5. Une impulsion qui vaut 1 pendant un seul cycle (2 ns) dans un domaine d'horloge à 500 MHz a été transmise à un domaine à 100 MHz via un synchroniseur à 2 étages. Quel problème peut survenir ?
  6. Pour transmettre de façon fiable un signal de niveau d'un domaine à 400 MHz vers un domaine à 100 MHz via un synchroniseur, on veut que la largeur du signal soit d'au moins 1,5 fois la période de l'horloge de réception. Quelle largeur minimale, en cycles de l'horloge émettrice, faut-il ?
  7. Dans un système où le matériel ne maintient pas la cohérence des caches (non cohérent), quel traitement le logiciel doit-il effectuer avant que le CPU lise des données écrites en mémoire principale par un périphérique via DMA ?
  8. Dans le code ci-dessus, le thread 1 prépare data puis le signale via flag, et le thread 2 lit data après avoir vu flag. Sur un CPU à modèle de cohérence faible, que faut-il pour que le thread 2 lise de façon certaine 42 ?
  9. Pour construire sur GPU l'histogramme des valeurs de pixels, faire ajouter directement par tous les threads via atomicAdd dans les 256 cases en mémoire globale peut être lent. Quelle méthode l'améliore ?
  10. Dans l'équation du courant de diode I ∝ exp(qV / nkT), quel type de courant domine principalement lorsque le facteur d'idéalité n est proche de 2 ?
  11. Quelle définition de l'emballement thermique d'un transistor bipolaire est correcte ?
  12. Comment évolue généralement le gain en courant hFE d'un transistor bipolaire silicium lorsque la température augmente ?
  13. Quelle est la fonction d'un comparateur ?
  14. Quelle caractéristique d'un régulateur à découpage, par rapport à un régulateur linéaire (LDO, etc.), est correcte ?
  15. Dans la matrice de cellules DRAM, quelle ligne, reliée à la grille des transistors de cellule, sélectionne la rangée à lire ou écrire ?

Termes associés

Rendement (yield) Électromigration Synchroniseur GPU Mémoire partagée (shared memory) Contre-réaction Interconnexions multicouches Procédé double damascène Couche d'amorçage (seed layer) Domaine d'horloge

Retour au glossaire