Qu'est-ce que Interconnexions multicouches ?

Structure empilant de nombreux niveaux d'interconnexions séparés par des isolants et reliés verticalement par des vias. Les LSI avancés dépassent 10 niveaux.

Nom japonais: 多層配線

« Interconnexions multicouches » apparaît dans 5 questions d'entraînement réparties sur 4 thèmes, dont Packaging avancé (3D et chiplets), Procédés d'interconnexion, CMP et nettoyage.

Domaine: Procédés d'interconnexion

S'entraîner : questions sur Interconnexions multicouches

Quelle est la principale raison pour laquelle la résistance des vias pose problème dans les interconnexions multicouches miniaturisées ?

  1. ALa section des vias diminue, et la proportion occupée par la barrière métallique résistive augmente
  2. BLes vias sont devenus plus longs
  3. CLe courant ne traverse plus les vias
Afficher la réponse et l'explication

Réponse : A. La section des vias diminue, et la proportion occupée par la barrière métallique résistive augmente

Lorsque les vias s'amincissent, leur section diminue et leur résistance augmente ; de plus, la barrière métallique résistive (2 à 3 nm d'épaisseur) qui empêche la diffusion du Cu ne peut guère être amincie, si bien que dans un via de 20 nm de diamètre, la barrière occupe une part considérable de la section. La barrière au fond du via étant en série sur le chemin du courant, son impact sur la résistance est important. On étudie donc l'ALD pour amincir la barrière, des techniques supprimant la barrière du fond et des matériaux sans barrière.

Dans la classification selon le moment de formation des TSV, quelle approche les réalise après la formation des transistors et avant celle des interconnexions multicouches ?

  1. AVia first
  2. BVia middle
  3. CVia last
Afficher la réponse et l'explication

Réponse : B. Via middle

Selon le moment de leur formation, les TSV se classent en via first (avant les transistors), via middle (après les transistors et avant les interconnexions multicouches) et via last (après les interconnexions ou après amincissement, depuis la face arrière). Le via middle, qui épargne aux TSV en cuivre les étapes à haute température des transistors (environ 1000 ℃) tout en facilitant leur raccordement aux interconnexions, est largement utilisé.

« Interconnexions multicouches » dans les explications

Questions mentionnant « Interconnexions multicouches » (5)

  1. Quelle est la principale raison pour laquelle la résistance des vias pose problème dans les interconnexions multicouches miniaturisées ?
  2. Dans la classification selon le moment de formation des TSV, quelle approche les réalise après la formation des transistors et avant celle des interconnexions multicouches ?
  3. Quelle définition du CMP (polissage mécano-chimique) est correcte ?
  4. Quelle méthode d’analyse détecte la faible lumière émise par une zone défectueuse en fonctionnement afin de localiser les défaillances d’un LSI ?
  5. Quelle définition du TSV (via traversant le silicium) est correcte ?

Termes associés

Via TSV (via traversant le silicium) Barrière métallique RIE (gravure ionique réactive) ALD CMP Slurry (suspension de polissage) TXRF (fluorescence X en réflexion totale) Câblage par fil (wire bonding) Intégration 3D

Retour au glossaire