Qu'est-ce que Optimisme X (X-optimism) ?

Propriété des simulations HDL où une condition contenant la valeur indéterminée X est traitée comme une valeur définie au lieu de propager X, masquant ainsi des bogues.

Nom japonais: X楽観主義

« Optimisme X (X-optimism) » apparaît dans 2 questions d'entraînement réparties sur 1 thèmes, dont HDL et vérification.

Domaine: HDL et vérification

S'entraîner : questions sur Optimisme X (X-optimism)

Quel est l'objectif principal d'une simulation avec informations de délai sur le circuit après synthèse logique ou placement-routage (netlist au niveau portes) ?

  1. AExécuter de nombreux tests plus vite qu'en simulation RTL
  2. BVérifier des problèmes invisibles en simulation RTL : défauts d'initialisation ou de réinitialisation, écarts dus à la synthèse, problèmes liés aux délais
  3. CRéduire la surface du circuit
Afficher la réponse et l'explication

Réponse : B. Vérifier des problèmes invisibles en simulation RTL : défauts d'initialisation ou de réinitialisation, écarts dus à la synthèse, problèmes liés aux délais

La simulation RTL est rapide, mais elle ne détecte pas les problèmes de valeurs indéterminées masqués par l'optimisme X, ni les cas où la synthèse produit un circuit différent de la description. La simulation au niveau portes vérifie le fonctionnement avec les portes et bascules réellement produites ; en fournissant au format SDF les délais de chaque porte et fil, les problèmes liés aux délais deviennent aussi visibles. Très lente, elle n'est généralement pratiquée que sur un nombre limité de tests.

« Optimisme X (X-optimism) » dans les explications

Questions mentionnant « Optimisme X (X-optimism) » (2)

  1. Dans la description ci-dessus, lorsque sel vaut X (indéterminé), la simulation Verilog sélectionne b pour y. Pourquoi cette propriété pose-t-elle problème en vérification ?
  2. Quel est l'objectif principal d'une simulation avec informations de délai sur le circuit après synthèse logique ou placement-routage (netlist au niveau portes) ?

Termes associés

Verilog Synthèse logique Placement-routage Netlist RTL (niveau transfert de registres) Simulation au niveau portes Affectation bloquante Affectation non bloquante Banc de test (testbench) Boucle combinatoire

Retour au glossaire