Type d'ISA où seuls les instructions de chargement (load) et de rangement (store) accèdent à la mémoire, les opérations comme l'addition se faisant entre registres. Adoptée par RISC-V et ARM, elle donne des instructions régulières, faciles à traiter en pipeline.
Nom japonais: ロード・ストア・アーキテクチャ
« Architecture load-store » apparaît dans 1 questions d'entraînement réparties sur 1 thèmes, dont ISA et assembleur.
Domaine: ISA et assembleur
Réponse : B. Seules les instructions load et store peuvent lire et écrire la mémoire ; les opérations se font entre registres
Dans une architecture load-store, une valeur en mémoire est d'abord chargée dans un registre par une instruction load, les opérations comme l'addition ou la comparaison se font entre registres, et le résultat est réécrit en mémoire par une instruction store si nécessaire. Les instructions arithmétiques ne manipulant pas directement la mémoire, le format des instructions est homogène et le traitement en pipeline plus facile. Cela contraste avec les architectures où les instructions arithmétiques peuvent lire la mémoire, comme « add eax, [mem] » en x86.
Dans une architecture load-store, une valeur en mémoire est d'abord chargée dans un registre par une instruction load, les opérations comme l'addition ou la comparaison se font entre registres, et le résultat est réécrit en mémoire par une instruction store si nécessaire.
Quelle caractéristique d'une architecture load-store comme …Pipeline ABI (interface binaire d'application) Adressage relatif au PC Adresse de retour Assembleur Cadre de pile (stack frame) Codes de condition Convention d'appel Créneau de délai de branchement (delay slot) Extension de signe