Qu'est-ce que Couche de redistribution (RDL) ?

Niveau d'interconnexion formé à la surface de la puce ou de la plaquette pour acheminer les plots jusqu'aux positions des bornes externes. Utilisée dans les boîtiers fan-out et les interposeurs.

Nom japonais: 再配線層(RDL)

« Couche de redistribution (RDL) » apparaît dans 6 questions d'entraînement réparties sur 1 thèmes, dont Packaging avancé (3D et chiplets).

Domaine: Packaging avancé (3D et chiplets)

S'entraîner : questions sur Couche de redistribution (RDL)

En intégration 2.5D, quel est le principal avantage d'un interposeur à couches de redistribution (RDL) superposant films isolants organiques et pistes en cuivre, à la place d'un interposeur silicium ?

  1. AIl permet toujours des pistes plus fines que le silicium
  2. BLes TSV deviennent inutiles et toute dissipation thermique aussi
  3. CIl est plus facile d'en contenir le coût et de réaliser des interposeurs de grande surface
Afficher la réponse et l'explication

Réponse : C. Il est plus facile d'en contenir le coût et de réaliser des interposeurs de grande surface

L'interposeur RDL organique, qui n'utilise pas les étapes de fabrication des plaquettes de silicium, permet de contenir le coût ; il est souple et se prête bien à l'agrandissement. Son coefficient de dilatation thermique, proche de celui du substrat de boîtier, réduit aussi les contraintes sur les connexions. En revanche, la finesse et la densité des pistes restent souvent inférieures à celles d'un interposeur silicium ; on choisit donc selon l'usage, ou on l'associe à des ponts en silicium pour les seules zones à haute densité.

« Couche de redistribution (RDL) » dans les explications

Questions mentionnant « Couche de redistribution (RDL) » (6)

  1. En intégration 2.5D, quel est le principal avantage d'un interposeur à couches de redistribution (RDL) superposant films isolants organiques et pistes en cuivre, à la place d'un interposeur silicium ?
  2. Quelle caractéristique du boîtier sur plaquette en éventail (FOWLP) est correcte ?
  3. Comment appelle-t-on la couche d'interconnexion formée à la surface d'une puce ou d'une plaquette pour acheminer les électrodes jusqu'à l'emplacement des bornes externes ?
  4. Quelle technique de boîtier sur plaquette en éventail développée par TSMC s'est fait connaître en 2016 avec son adoption pour un processeur de smartphone ?
  5. Dans un boîtier sur plaquette en éventail, comment appelle-t-on la structure au format plaquette obtenue en disposant les puces découpées espacées sur un support puis en les noyant dans une résine ?
  6. Dans la fabrication des boîtiers sur plaquette en éventail, comment appelle-t-on le problème de déplacement des puces causé par l'écoulement de la résine ou son retrait au durcissement lors de l'encapsulation ?

Termes associés

Intégration 2.5D Redistribution (drive-in) Interposeur silicium STI (isolation par tranchées peu profondes) CoWoS HBM Rendement (yield) Chiplet Collage hybride (hybrid bonding) Intégration 3D

Retour au glossaire