Français
Menu

Procédés d'interconnexion

Apprenez les bases des procédés d'interconnexion (câblage en cuivre et procédé damascène, matériaux low-k, délai RC) avec des QCM.

S'entraîner sur 10 questionsQuestions aléatoires de ce thème · environ 5 minutes S'entraîner sur ce thèmeToutes les questions de ce thème dans un ordre aléatoire Questions à revoirNe refaire que les questions manquées lors de la dernière tentative

Procédés d'interconnexion : points clés

Dans un circuit intégré, les transistors sont reliés par de nombreuses couches de câblage métallique. Avec la miniaturisation, le délai dû à la résistance et à la capacité des lignes (délai RC) est devenu un facteur limitant les performances, et les matériaux de câblage ont été améliorés en conséquence.

Le cuivre, moins résistif que l'aluminium, est difficile à graver par voie sèche : on le met donc en œuvre par procédé damascène, en remplissant des tranchées puis en éliminant l'excédent par CMP. Les isolants intercouches utilisent des matériaux low-k à faible constante diélectrique.

Toutes les questions sur Procédés d'interconnexion (50)
  1. Quelle est la principale raison pour laquelle l'aluminium (Al) a été remplacé par le cuivre (Cu) comme matériau d'interconnexion des LSI avancés ?
  2. Quelle description du procédé damascène, couramment utilisé pour former les interconnexions en Cu, est correcte ?
  3. Quel est le principal objectif de l'utilisation de matériaux low-k (à faible permittivité) pour l'isolant intercouche ?
  4. Quel est le principal objectif d'une barrière métallique en Ta, TaN, etc. dans les interconnexions en Cu ?
  5. Quelle description d'un via dans une interconnexion multicouche est correcte ?
  6. Si l'on double la longueur d'une interconnexion sans changer sa section ni l'espacement, par combien le délai RC est-il approximativement multiplié ?
  7. Quel est l'objectif de la formation d'un siliciure tel que le NiSi à la surface de la source, du drain et de la grille d'un transistor ?
  8. Quel métal a été largement utilisé pour remplir les trous de contact reliant les transistors à la couche d'interconnexion la plus basse ?
  9. Quelle est la principale raison pour laquelle la résistivité effective d'une interconnexion en Cu augmente lorsque sa largeur devient très faible ?
  10. Dans une interconnexion multicouche, quelle est la principale raison pour laquelle les couches supérieures sont plus larges et plus épaisses ?
  11. Quel est le principal objectif de la technique consistant à remplacer une partie de l'isolant entre interconnexions par des cavités (air gaps) ?
  12. Quelle description de l'alimentation par la face arrière (backside power delivery), introduite dans les logiques avancées, est correcte ?
  13. Comment appelle-t-on le phénomène par lequel la tension d'alimentation parvenant au circuit diminue sous l'effet du courant traversant la résistance des lignes d'alimentation ?
  14. Comment appelle-t-on le phénomène par lequel, du fait du couplage capacitif entre interconnexions voisines, la variation d'un signal apparaît comme un bruit sur l'autre ?
  15. Quel est le principal objectif d'une couche de capping en cobalt, etc. sur la face supérieure des interconnexions en Cu ?
  16. Dans l'équation de Black, qui exprime la durée de vie des interconnexions vis-à-vis de l'électromigration, quels facteurs raccourcissent la durée de vie ?
  17. Quel est le nombre de couches d'interconnexion le plus proche pour un LSI logique avancé ?
  18. Quel avantage des métaux comme le ruthénium (Ru), étudiés comme matériaux d'interconnexion fine en remplacement du Cu, est correct ?
  19. Comment appelle-t-on le film formé sur la couche supérieure de la puce pour protéger les circuits internes de l'humidité, de la contamination et des rayures mécaniques ?
  20. Quel métal a été utilisé dans de nombreux LSI pour les plots de connexion de la couche supérieure destinés au câblage par fil (wire bonding) ?
  21. Comment appelle-t-on la méthode qui remplit simultanément de Cu les tranchées et les vias, puis les forme en une seule CMP ?
  22. Quel est le rôle du film mince de Cu formé par pulvérisation avant le remplissage du Cu par électrodéposition ?
  23. Quel problème survient lorsque le remplissage en Cu est insuffisant et qu'une cavité (void) subsiste dans un via ?
  24. Si l'on divise par deux l'espacement entre interconnexions voisines d'une même couche, que devient approximativement la capacité entre elles ? (approximation par des plaques parallèles)
  25. Quelle technique forme les vias de façon auto-alignée sur les tranchées d'interconnexion afin de tolérer les erreurs d'alignement entre couches supérieure et inférieure ?
  26. Quelle est approximativement la résistance d'une interconnexion de résistivité 2 µΩ·cm, de 1 mm de long, avec une largeur et une épaisseur de 100 nm chacune ?
  27. Quel est l'emplacement où les voids dus à l'électromigration se forment le plus facilement ?
  28. Dans les LSI miniaturisés, quelle est la tendance du délai d'interconnexion par rapport au délai des portes ?
  29. Quel problème faut-il surveiller lors de la gravure ou du décapage (ashing) des films low-k ?
  30. Comment appelle-t-on le claquage diélectrique dépendant du temps de l'isolant entre interconnexions, dont l'importance croît avec la réduction de l'espacement ?
  31. Quel est le rôle principal des interconnexions dans un LSI ?
  32. Quelle description de l'« interconnexion multicouche » d'un LSI est correcte ?
  33. Quelle valeur est la plus proche de la résistivité du cuivre (Cu) à température ambiante ? (valeur massive)
  34. Quelle combinaison des principales propriétés exigées d'un matériau d'interconnexion de LSI est correcte ?
  35. Quel est le rôle fondamental de l'isolant intercouche qui remplit l'espace entre les interconnexions ?
  36. Quelle est la principale raison pour laquelle on a utilisé pour les interconnexions en aluminium un alliage Al-Cu contenant environ 0,5 % de cuivre ?
  37. Comment appelle-t-on le phénomène par lequel un film de Cu électrodéposé voit ses grains grossir avec le temps et sa résistivité baisser, simplement en restant à température ambiante ?
  38. Quel est le principal objectif de la pratique de conception consistant à placer, là où c'est possible, deux vias ou plus au lieu d'un seul pour relier les couches d'interconnexion ?
  39. Quel terme désigne la partie des contacts et interconnexions locales reliant les transistors (côté FEOL) à l'interconnexion multicouche ?
  40. Quelle est la principale raison pour laquelle la résistance des vias pose problème dans les interconnexions multicouches miniaturisées ?
  41. Quelle description de la capacité d'une interconnexion est correcte ?
  42. Quel est l'effet d'une augmentation de l'épaisseur (hauteur) d'une interconnexion à largeur constante ?
  43. Comment appelle-t-on le problème de fissuration ou de décollement des films low-k mécaniquement fragiles sous l'effet des contraintes lors du montage de la puce en boîtier ?
  44. Quel film est couramment déposé sur la face supérieure des interconnexions en Cu pour servir à la fois de barrière de diffusion côté isolant et d'arrêt de gravure ?
  45. Lors des essais d'électromigration, on observe que les interconnexions plus courtes qu'une certaine longueur ont une durée de vie fortement allongée (la dégradation progresse à peine). Quel est le nom de ce phénomène ?
  46. Comment appelle-t-on la structure dans laquelle, la largeur de l'interconnexion devenant inférieure à la taille des grains, les joints de grains traversent l'interconnexion, et quel est son effet sur l'électromigration ?
  47. Comment appelle-t-on le phénomène par lequel, lorsqu'un signal haute fréquence parcourt une interconnexion, le courant se concentre près de la surface du conducteur et la résistance effective augmente ?
  48. Comment appelle-t-on la conception qui place des éléments actifs ou des interconnexions directement sous les plots de connexion utilisés notamment pour le câblage par fil ?
  49. Quelle technique consiste à déposer un alliage de Cu contenant une petite quantité de manganèse, etc., et à faire se former naturellement par recuit une fine couche barrière à l'interface avec l'isolant ?
  50. Pour des interconnexions longues et épaisses comme les lignes d'horloge d'une puce fonctionnant à plusieurs GHz, quelle propriété doit être prise en compte en plus de la résistance et de la capacité ?

Autres thèmes de Front-end