Pour un signal impulsionnel périodique, proportion de la période pendant laquelle la sortie est à l'état haut. En PWM, il détermine la puissance moyenne.
Nom japonais: デューティ比
« Rapport cyclique » apparaît dans 8 questions d'entraînement réparties sur 6 thèmes, dont Semi-conducteurs de puissance, Analyse temporelle et CDC, Systèmes embarqués et firmware.
Domaine: Systèmes embarqués et firmware
Le rapport cyclique D est la durée à l'état haut divisée par la période, D = t_haut / T, généralement exprimé en pourcentage. Un signal de période 1 000 coups qui reste à l'état haut pendant 250 coups a D = 25 %. Pour une impulsion qui commute entre 0 et une amplitude V, la valeur moyenne vaut D × V, ce qui fait du rapport cyclique le levier de réglage de la puissance moyenne. Rapport cyclique et fréquence sont indépendants : deux signaux de même fréquence peuvent avoir des rapports cycliques très différents, et changer la période en gardant la durée à l'état haut fixe modifie le rapport cyclique.
La modulation de largeur d'impulsion (MLI, PWM) garde la période fixe et fait varier la durée à l'état haut. Un temporisateur de microcontrôleur compare son compteur à un registre de comparaison et bascule la sortie ; la MLI fonctionne donc en continu sans intervention du CPU, et la plage du compteur fixe la résolution. Faire passer la MLI dans un filtre passe-bas donne environ D fois l'amplitude, soit environ 2 V pour 40 % de 5 V, ce qui constitue un CNA rudimentaire. Placer la fréquence de MLI bien au-dessus de la fréquence de coupure du filtre réduit l'ondulation au prix d'une réponse plus lente. La gradation des LED et le contrôle de vitesse des moteurs utilisent souvent directement les impulsions, en s'appuyant sur la charge ou sur l'œil pour faire la moyenne.
Les convertisseurs DC-DC à découpage régulent leur sortie par le rapport cyclique. Dans un convertisseur abaisseur (buck) idéal en conduction continue, Vout = D × Vin : 12 V avec D = 0,25 donnent 3 V ; une inductance et un condensateur lissent la forme d'onde découpée en tension continue. Un convertisseur élévateur (boost) idéal donne Vout = Vin / (1 − D), doublant l'entrée pour D = 0,5, car l'énergie stockée dans l'inductance s'ajoute à l'entrée quand l'interrupteur s'ouvre. Les convertisseurs réels s'en écartent à cause des pertes dans l'interrupteur et l'inductance, ce qui explique qu'une contre-réaction ajuste en permanence le rapport cyclique.
Pour les horloges, un rapport cyclique de 50 % compte dès que les deux fronts sont utilisés. Un chemin lancé sur un front montant et capturé sur le front descendant ne dispose que d'une demi-période : avec une horloge de 2,0 ns et un temps d'établissement (setup) de 0,1 ns, il reste au plus 0,9 ns pour le retard horloge-sortie et le retard logique, et toute distorsion du rapport cyclique réduit encore cette marge. Les vérifications de clock gating exigent de même que la validation d'une porte ET ne change que lorsque l'horloge est à l'état bas. Une bascule T divisant par deux produit naturellement un rapport cyclique exact de 50 %, une façon courante de nettoyer une horloge.
Réponse : A. 3 V
La tension de sortie d'un hacheur abaisseur idéal vaut « tension d'entrée × rapport cyclique », soit 12 V × 0,25 = 3 V. La sortie se règle en faisant varier la proportion du temps de conduction de l'interrupteur, puis la bobine et le condensateur moyennent la tension en un continu lisse. Avec le redressement synchrone, qui remplace la diode par un MOSFET, le rendement dépasse 90 %. Les faibles tensions d'alimentation des CPU et des mémoires sont produites par des hacheurs abaisseurs multiphases sur la carte mère.
Réponse : C. 0,9 ns
Un chemin qui émet sur le front montant et capture sur le front descendant est appelé chemin demi-cycle. Le front de capture arrive une demi-période, soit 1,0 ns, après l'émission ; le délai admissible est donc 1,0 − 0,1 = 0,9 ns. 1,9 ns correspond à l'hypothèse d'une période entière disponible, et 1,0 ns à l'oubli du temps d'établissement. Un chemin demi-cycle est contraignant pour le setup mais, le hold étant vérifié par rapport au front descendant situé une demi-période plus tôt, il offre une large marge de hold.
Diviser la durée pendant laquelle le signal est à l'état haut par la période complète et multiplier par 100 %. Par exemple, 2 µs à l'état haut sur une période de 10 µs donne un rapport cyclique de 20 %.
Pas nécessairement. En MLI standard, la période reste fixe et seule la durée à l'état haut change ; la fréquence est donc constante pendant que le rapport cyclique varie.
Idéalement Vout = D × Vin en conduction continue : un rapport cyclique de 50 % à partir de 12 V donne 6 V. En pratique, les pertes rendent le rapport cyclique nécessaire légèrement plus élevé.
La tension de sortie d'un hacheur abaisseur idéal vaut « tension d'entrée × rapport cyclique », soit 12 V × 0,25 = 3 V.
Pour un hacheur abaisseur (convertisseur buck) idéal avec u…Le rapport cyclique est la proportion de la période pendant laquelle la sortie est à l'état haut : 250÷1000=25 %.
Pour un signal PWM de période 1000 comptes, la sortie est à…Le rapport cyclique de la sortie est en outre exactement de 50 %.
La sortie d'une bascule T qui s'inverse à chaque front d'ho…Un signal PWM moyenné par un filtre passe-bas donne une tension de sortie égale à « amplitude × rapport cyclique », soit environ 2 V pour 5 V à 40 %.
Lorsqu'un microcontrôleur génère une tension analogique en …Idéalement, la tension de sortie vaut tension d'entrée ÷ (1 − rapport cyclique), soit le double pour un rapport cyclique de 0,5.
Quel convertisseur DC-DC produit une tension continue supér…PWM (modulation de largeur d'impulsion) Microcontrôleur Rendement (yield) Temps d'établissement (setup time) Bascule (flip-flop) RIE (gravure ionique réactive) PLL (boucle à verrouillage de phase) Fréquence de coupure Convertisseur DC-DC Plasma