Qu'est-ce que Interposeur silicium ?

Substrat intermédiaire en silicium sur lequel plusieurs puces sont placées côte à côte et interconnectées à haute densité par des lignes fines. Utilisé par exemple pour relier GPU et HBM.

Nom japonais: シリコンインターポーザ

« Interposeur silicium » apparaît dans 9 questions d'entraînement réparties sur 1 thèmes, dont Packaging avancé (3D et chiplets).

Domaine: Packaging avancé (3D et chiplets)

S'entraîner : questions sur Interposeur silicium

Quel est le rôle de l'interposeur silicium utilisé en intégration 2.5D ?

  1. AUn dissipateur thermique pour refroidir les puces
  2. BUn substrat intermédiaire sur lequel plusieurs puces sont placées côte à côte et interconnectées à haute densité par des pistes fines
  3. CUn masque photographique utilisé pour l'exposition
Afficher la réponse et l'explication

Réponse : B. Un substrat intermédiaire sur lequel plusieurs puces sont placées côte à côte et interconnectées à haute densité par des pistes fines

L'interposeur silicium est un substrat intermédiaire en silicium portant des pistes fines de 1 µm ou moins, réalisées avec les étapes d'interconnexion des semi-conducteurs. Plusieurs puces, comme un processeur et des HBM, y sont placées côte à côte et reliées par des interconnexions d'une densité inaccessible aux substrats de boîtier organiques classiques, dont les pistes mesurent plusieurs dizaines de µm. L'interposeur lui-même est relié au substrat du boîtier par des TSV. Il n'a aucun rapport avec les composants de refroidissement ou les photomasques.

Quelle approche, au lieu d'un grand interposeur silicium, noie un petit morceau de silicium uniquement à l'endroit des connexions entre puces pour obtenir des interconnexions à haute densité ?

  1. ACâblage par fil
  2. BPont en silicium
  3. CGrille de connexion (lead frame)
Afficher la réponse et l'explication

Réponse : B. Pont en silicium

L'approche par pont en silicium noie dans le substrat du boîtier un petit morceau de silicium couvrant uniquement la zone de connexion entre puces adjacentes ; des pistes fines y sont réalisées pour interconnecter les puces à haute densité. Comme un grand interposeur placé sous l'ensemble des puces n'est plus nécessaire, le coût est contenu et des assemblages plus grands que le champ d'exposition deviennent possibles. L'EMIB d'Intel en est l'exemple type. Les fils ou les grilles de connexion n'atteignent pas cette densité.

« Interposeur silicium » dans les explications

Questions mentionnant « Interposeur silicium » (9)

  1. Quel est le rôle de l'interposeur silicium utilisé en intégration 2.5D ?
  2. Quelle approche, au lieu d'un grand interposeur silicium, noie un petit morceau de silicium uniquement à l'endroit des connexions entre puces pour obtenir des interconnexions à haute densité ?
  3. Pour les GPU destinés à l'IA, quelle est la principale raison de monter la puce GPU et les HBM côte à côte sur un même interposeur silicium ?
  4. Quelle technique d'intégration 2.5D de TSMC est largement utilisée pour placer côte à côte et interconnecter GPU pour l'IA et HBM sur un interposeur silicium ?
  5. En intégration 2.5D, quel est le principal avantage d'un interposeur à couches de redistribution (RDL) superposant films isolants organiques et pistes en cuivre, à la place d'un interposeur silicium ?
  6. Quelle méthode est utilisée pour fabriquer un interposeur silicium plus grand que le champ maximal exposable en une fois par un équipement de lithographie (environ 26 mm × 33 mm) ?
  7. Quelle définition de la HBM (High Bandwidth Memory) est correcte ?
  8. Quelle différence entre intégration 2.5D et intégration 3D est correcte ?
  9. Jusqu'à la génération HBM3, quelle est la largeur du bus de données d'une pile HBM ?

Comparatifs incluant ce terme

Termes associés

HBM Intégration 2.5D GPU TSV (via traversant le silicium) CoWoS Redistribution (drive-in) Couche de redistribution (RDL) Photomasque (réticule) Intégration 3D Collage hybride (hybrid bonding)

Retour au glossaire