Qu'est-ce que Réseau systolique ?

Architecture qui dispose de nombreux multiplieurs-accumulateurs en grille et calcule des produits matriciels en faisant circuler les données d'un opérateur à son voisin. Utilisée dans les accélérateurs d'IA.

Nom japonais: シストリックアレイ

« Réseau systolique » apparaît dans 2 questions d'entraînement réparties sur 2 thèmes, dont Pile matérielle et logicielle de l'IA, CPU et architecture.

Domaine: CPU et architecture

S'entraîner : questions sur Réseau systolique

Quelle est la principale raison pour laquelle le réseau systolique utilisé dans les accélérateurs d'IA calcule efficacement les produits matriciels ?

  1. AChaque unité de calcul lit directement les données en mémoire principale à chaque fois
  2. BIl n'a qu'une unité de calcul, d'où un circuit simple
  3. CLes données sont transmises de proche en proche aux unités voisines et réutilisées, ce qui réduit les lectures mémoire et permet de faire fonctionner simultanément de nombreuses unités
Afficher la réponse et l'explication

Réponse : C. Les données sont transmises de proche en proche aux unités voisines et réutilisées, ce qui réduit les lectures mémoire et permet de faire fonctionner simultanément de nombreuses unités

Dans un réseau systolique, les données circulent au rythme régulier d'une pulsation entre des unités de multiplication-accumulation disposées en grille. Une valeur lue une fois est transmise successivement aux unités voisines et sert à des dizaines d'opérations, ce qui permet un très grand nombre de calculs par rapport au volume lu en mémoire. Les liaisons se limitant à de courtes connexions entre voisins, de nombreuses unités peuvent être disposées à haute densité.

« Réseau systolique » dans les explications

Questions mentionnant « Réseau systolique » (2)

  1. Quelle est la principale raison pour laquelle le réseau systolique utilisé dans les accélérateurs d'IA calcule efficacement les produits matriciels ?
  2. Quelle organisation, utilisée notamment dans les accélérateurs d'IA, dispose de nombreuses unités de multiplication-accumulation en grille et calcule des produits matriciels en faisant circuler les données d'une unité à sa voisine ?

Comparatifs incluant ce terme

Termes associés

Architecture de von Neumann Architecture du jeu d'instructions (ISA) Cohérence de cache DMA (accès direct à la mémoire) DVFS (ajustement dynamique de la tension et de la fréquence) Exécution dans le désordre (out-of-order) GPU Interruption IPC Loi d'Amdahl

Retour au glossaire