Phénomène où des threads distincts modifient des variables distinctes situées sur la même ligne de cache, ce qui fait circuler la ligne entre les cœurs et ralentit le traitement.
Nom japonais: 偽共有
« Faux partage (false sharing) » apparaît dans 4 questions d'entraînement réparties sur 2 thèmes, dont Multicœur et synchronisation, CPU et architecture.
Domaine: Multicœur et synchronisation
Réponse : A. Des threads différents modifient des variables différentes, mais comme celles-ci se trouvent dans la même ligne de cache, la ligne fait des allers-retours entre les cœurs et ralentit l’exécution
La cohérence est gérée par ligne de cache (généralement 64 octets). Même si le cœur 0 ne modifie que la variable a et le cœur 1 que la variable b, si a et b sont dans la même ligne, chaque écriture invalide la copie de l’autre et la ligne fait des allers-retours entre les deux cœurs. Le résultat est correct, mais les performances chutent fortement : c’est le faux partage. Il survient facilement avec des tableaux de comptage par thread, par exemple.
Réponse : B. Insérer un remplissage entre les compteurs ou les aligner pour les placer dans des lignes de cache distinctes
Si un long fait 8 octets, les 8 compteurs tiennent dans une seule ligne de 64 octets, que tous les threads se disputent. En insérant un remplissage pour placer chaque compteur tous les 64 octets, ou en alignant une structure sur la taille d’une ligne de cache, chaque thread utilise une ligne distincte. Il est aussi efficace que chaque thread compte dans une variable locale et n’ajoute qu’une seule fois le résultat à l’emplacement partagé, à la fin.
Le résultat est correct, mais les performances chutent fortement : c’est le faux partage.
Quelle description du faux partage (false sharing), qui sur…Dans les programmes multithreads, il faut prendre garde au « faux partage », conflit qui survient lorsque des variables distinctes se trouvent sur la même ligne.
Quelle est la taille usuelle d'une ligne de cache (bloc de …Les principales causes qui limitent le gain de la parallélisation sont la partie non parallélisable (loi d’Amdahl), les attentes dues aux verrous et barrières, les allers-retours de lignes de cache dus aux données partagées et au faux partage, le déséquilibre de charge et l’insuffisance de bande passante mémoire.
Parmi les causes suivantes expliquant que les performances …Ligne de cache Localité spatiale ALE (gravure de couches atomiques) Acquisition-libération (acquire-release) Barrière mémoire Cohérence séquentielle Compare-and-swap Course aux données (data race) Espionnage de bus (snooping) Instruction atomique